Bài giảng Kiến trúc máy tính - Chương 1: Giới thiệu

Bài giảng Kiến trúc máy tính - Chương 1: Giới thiệu được biên soạn nhằm trang bị cho các bạn những kiến thức về tổ chức và kiến trúc, cấu trúc và chức năng của máy tính, các thành phần trong cấu trúc máy tính và một số nội dung khác.

KIẾN TRÚC MÁY TÍNH Nguyễn Hồng Sơn Bài GIỚI THIỆU Kiến trúc & Tổ chức máy tính Tổ chức Kiến trúc Hai thuật ngữ nhằm mô tả hệ thống máy tính Kiến trúc đề cập đến thuộc tính mà người lập trình nhận thấy được, ảnh hưởng trực tiếp đến thực thi chương trình (Instruction set, số bit biểu diễn data type, cấu I/O, addressing) Tổ chức máy tính đề cập đến đơn vị hoạt động liên kết chúng, thực đặc tả kiến trúc (chi tiết phần cứng, control signals, interfaces, memory technology) Ví dụ xây dựng multiply instruction Cấu trúc Chức Cấu trúc: cụ thể hóa thành phần mối liên hệ thành phần, thực tổ chức máy tính Chức năng: hoạt động thành phần cấu trúc Chức máy tính Data processing Data storage Data movement (I/O, peripheral, communication) Control Nguồn đích data Cơ cấu vận chuyển data Cơ cấu điều kiển Phương tiện lưu trữ data Phương tiện xử lý data Các thành phần cấu trúc máy tính Có bốn thành phần chính: •CPU: Điều khiển hoạt động thực chức xử lý data •Main memory: Lưu trữ data •I/O: vận chuyển data máy tính với bên •System interconnection: cung cấp chế truyền thông ba thành phần MT Communication line Ngoại vi Máy tính •Lưu trữ •Xử lý CPU System Interconnection Main memory I/O Một máy tính có hay nhiều CPU Dung lượng nhớ tùy chọn Cơ cấu I/O có qui mô khác tùy theo nhu cầu 10 Bộ nhớ Thiết bị nhập đưa data inst vào theo tuần tự, chương trình thực thi theo cách cứng nhắc Hoạt động tính toán phải truy xuất nhiều kiện thời điểm theo dự đoán =>cần có nơi lưu trữ tạm thời data inst, nhớ 37 Bộ nhớ CPU MAR : MBR Instruction Instruction Instruction : Data Data I/O AR I/O BR : I/O module Buffer 38 Bài KIẾN TRÚC VON NEUMANN VÀ KIẾN TRÚC HARVARD 39 KIẾN TRÚC VON NEUMANN ENIAC (Electronic Numerical Integrator And Computer) máy tính điện tử dạng generalpurpose ENIAC tỏ nặng nề đơn điệu Cải tiến từ ý tưởng stored-program, nhà toán học John von Neumann thiết kế máy tính gọi IAS (Institute for Advanced Studies) khuôn mẫu cho tất máy tính general-purpose sau 40 41 ALU Bộ nhớ Thiết bị I/O Program Control Unit Cấu trúc máy tính IAS 42 Máy von Neumann Main memory: lưu trữ data instruction ALU: thao tác số liệu nhị phân PCU: biên dịch tạo điều kiện thực thi inst Thiết bị I/O điều khiển CU 43 Máy von Neumann Bộ nhớ chứa 1000 vị trí hay từ nhớ (word), word có 40 bit Mỗi số (data)được biểu diễn gồm 1bit dấu 39 bit giá trị Mỗi word chứa hai inst 20 bit Một inst gồm bit op code 12 bit địa 44 39 Giá trị Sign bit Number word Instruction trái Instruction phải Op code 19 addr 20 Op code 28 39 addr Instruction word 45 Central Processing Unit ALU MQ AC Thiết bị I/O Các mạch số học-luận lý MBR Instructions data IBR PC IR MAR Các mạch điều khiển : Main memory address control signals Program Control Unit KIẾN TRÚC MỞ RỘNG CỦA IAS 46 Máy von Neumann (tt) Conrol Unit điều hành IAS lấy inst từ nhớ thực thi lúc inst Cả ALU PCU có vị trí lưu trữ gọi ghi: MBR (Memory Buffer Register) MAR (Memory Address Register) IR (Instruction Register) IBR (Instruction Buffer Register) PC (Program Counter) AC&MQ (Accumulation & Multiplier-Quotient) 47 start y Inst kế IBR? n MAR PC MBR M(MAR) Chu kỳ laáy inst IR IBR(0:7) MAR IBR(8:19) IR MBR(20:27) MAR MBR(28:39) n Có yêu cầu instruction trái? y IBR MBR(20:39) IR MBR(0:7) MAR MBR(8:19) PC PC+1 Giải mã inst IR AC M(X) Chu thi Goto M(X,0:19) then goto M(X,0:19 y MBR M(MAR) AC MBR PC MAR AC AC+M(X) If AC ≥0 AC≥0? MBR M(MAR) n AC AC+MBR 48 Kiến trúc Hardvard Kiến trúc Harvard tách riêng nhớ lưu trữ chương trình liệu Độ rộng Bus chương trình thay đổi linh động tối ưu cho thiết bị đặc biệt Độ rộng bus liệu thường hay 16 bit Kiến trúc cho phép truy xuất đồng thời chương trình liệu Kiến trúc Harvard có vài ưu điểm: long word inst chiếm vị trí nhớ, single word inst tăng tốc xử lý mã lệnh liệu liên quan chứa từ nhớ Việc thực thi thị nhanh nhớ chương trình nhớ liệu truy xuất đồng hành Nhiều DSP có kiến trúc Hardvard 49 Kiến trúc Harvard 50 Kiến trúc Harvard Một số CPU có kiến trúc hỗn hợp hai kiến trúc Cấu trúc bên core Harvard Core CPU đệm từ bus ngòai qua cache tốc độ cao điều khiển cache Để nâng phẩm chất, bên CPU tách biệt bus chương trình bus liệu, bus có cache riêng Bộ điều khiển data cahe giám sát bus để cập nhật cache thiết bị khác bus thay đổi nhớ Tuy nhiên, nhớ thị cập nhật, đọc chương trình cache vàø ghi vào Điều khiến cho kiến trúc Harvard thực self modifying code 51 .. .Bài GIỚI THIỆU Kiến trúc & Tổ chức máy tính Tổ chức Kiến trúc Hai thuật ngữ nhằm mô tả hệ thống máy tính Kiến trúc đề cập đến thuộc tính mà người lập trình nhận thấy... thị nhanh nhớ chương trình nhớ liệu truy xuất đồng hành Nhiều DSP có kiến trúc Hardvard 49 Kiến trúc Harvard 50 Kiến trúc Harvard Một số CPU có kiến trúc hỗn hợp hai kiến trúc Cấu trúc bên core... AR I/O BR : I/O module Buffer 38 Bài KIẾN TRÚC VON NEUMANN VÀ KIẾN TRÚC HARVARD 39 KIẾN TRÚC VON NEUMANN ENIAC (Electronic Numerical Integrator And Computer) máy tính điện tử dạng generalpurpose