Nội dung chính của chương 4 Digital logic nằm trong bài giảng Kỹ nghệ máy tính nêu transistor tạo nên các thành phần của máy tính, mỗi bộ xử lý chứa hàng triệu transistor. Transistor làm việc như những công tắc, tổ hợp lại để tạo thành các chức năng logic.
ĐẠI HỌC DUY TÂN KHOA ĐIỆN TỬ VIỄN THÔNG CHƯƠNG DIGITAL LOGIC Nguyễn Văn Thọ Khoa Điện tử viễn thông Đại học Duy Tân – 2010 Nguyen Van Tho – Duy Tan University TRANSISTOR TẠO NÊN CÁC THÀNH PHẦN CỦA MÁY TÍNH Mỗi xử lý chứa hàng triệu transistor • Intel Pentium II: triệu • Compaq Alpha 21264: 15 triệu • Intel Pentium III: 28 triệu Transistor làm việc công tắc Tổ hợp lại để tạo thành chức logic • AND, OR, NOT Tổ hợp để xây dựng nên cấu trúc cao cấp • Bộ cộng, nhân, giải mã, ghi … Tổ hợp để xây dựng xử lý 2-2 Nguyen Van Tho – Duy Tan University CÁC CẤP ĐỘ MẠCH LOGIC Combinational Logic Mạch logic tổ hợp Full Adder Transistors 2-to-4 Decoder D-Latch n Gate Cổng logic m Memory m Storage Elements Phần tử lưu trữ 2-3 Nguyen Van Tho – Duy Tan University Công tắc điện đơn giản Cơng tắc mở : • • • • Mạch hở Khơng có điện chạy qua Bóng đèn tắt Vout = +2.9V Cơng tắc đóng : • • • • Mạch đóng Dịng điện chạy mạch Bóng đèn sáng Vout = 0V Cơng tắc điện dễ dàng biểu diễn trạng thái : on/off, mở / đóng, có điện / khơng có điện 2-4 Nguyen Van Tho – Duy Tan University TRANSISTOR MOS KIỂU N MOS = Metal Oxide Semiconductor • Có kiểu : Kiểu N (N-MOS) kiểu P (P-MOS) N-MOS • Khi đưa điện áp vào chân Gate, Mạch đóng, ngắn mạch #1 #2 (cơng tắc đóng ) • Khi điện áp chân Gate =0 , Mạch hở, cách điện #1 #2 (công tắc mở) Gate = Gate = Terminal #2 must be connected to GND (0V) 2-5 Nguyen Van Tho – Duy Tan University TRANSISTOR MOS KIỂU P P- MOS • Khi đưa điện áp vào chân Gate , mạch hở, hở mạch #1 #2 (cơng tắc mở) • Khi điện áp chân Gate =0 Mạch đóng, ngắn mạch #1 #2 (cơng tắc đóng ) Gate = Gate = 2-6 Nguyen Van Tho – Duy Tan University Logic Gates - Cổng Logic Sử dụng trạng thái chuyển mạch Transistor MOS để thực chức logic : AND, OR, NOT Quy ước mức logic : • Quy định dải điện áp phụ thuộc vào đặc điểm transistor sử dụng ¾Giá trị mức thường : +5V, +3.3V, +2.9V, +1.1V ¾Trong hình minh họa ta sử dụng điện áp +2.9V 2-7 Nguyen Van Tho – Duy Tan University Inverter (NOT Gate) In Out 0V 2.9 V 2.9 V 0V In Out 1 Bảng chân trị Ký hiệu 2-8 Nguyen Van Tho – Duy Tan University NOR Gate Biểu thức toán : C = A+ B A B C 0 1 0 1 2-9 Nguyen Van Tho – Duy Tan University OR Gate A B C 0 0 1 1 1 Ký hiệu OR Biểu thức toán : C = A+ B 2-10 Nguyen Van Tho – Duy Tan University NAND Gate (AND-NOT) Biểu thức toán : C = Ký hiệu NAND A B C 0 1 1 1 A⋅ B 2-11 Nguyen Van Tho – Duy Tan University AND Gate A B C 0 0 1 0 1 Ký hiệu AND Biểu thức toán : C = A⋅ B 2-12 Nguyen Van Tho – Duy Tan University Các cổng Logic 2-13 Nguyen Van Tho – Duy Tan University CHUYỂN ĐỔI GIỮA CÁC CÁCH BIỂU DIỄN A⋅ B Biểu thức Logic a 0 1 Cổng Logic b 1 out 1 Bảng Chân trị 2-14 Nguyen Van Tho – Duy Tan University TỪ BIỂU THỨC TOÁN HỌC y = s ⋅a ⋅b s a y OR b s a b y 2-15 Nguyen Van Tho – Duy Tan University TỪ KÝ HIỆU s a b s a b s a b s a b out out = ( s ⋅ a ⋅ b ) + ( s ⋅ a ⋅ b ) + ( s ⋅ a ⋅ b ) + ( s ⋅ a ⋅ b ) OR out = s a b + s ab + s a b + sab 2-16 Nguyen Van Tho – Duy Tan University TỪ BẢNG SỰ THẬT s 0 0 1 1 a 0 1 0 1 b 1 1 out 0 1 1 out = s a b + s ab + s a b + sab s a b s a b out s a b s a b 2-17 Nguyen Van Tho – Duy Tan University Sử dụng cổng Logic xây dựng mạch chức Ta biết việc sử dụng cổng AND, OR NOT để xây dựng các mạch theo bảng chân trị Một ứng dụng xây dựng mạch logic tổ hợp Người ta phân mạch logic làm loại Mạch logic tổ hợp • output phụ thuộc vào trạng thái inputs • stateless Mạch logic • output depends on the sequence of inputs (past and present) • Lưu trữ trạng thái từ trạng thái input trước 2-18 Nguyen Van Tho – Duy Tan University MẠCH CỘNG BIT - Full Adder A B Cin 0 0 1 0 1 0 1 1 1 S Cout 0 1 0 1 0 1 1 A B Full Adder S Input Cin Cout : - A,B : bit cần cộng - Cin : bit nhớ đầu vào Output : - S : tổng - Cout : bit nhớ đầu 2-19 Nguyen Van Tho – Duy Tan University MẠCH CỘNG BIT - Full Adder A B Cin S Cout 0 1 0 1 0 1 1 0 1 1 1 0 1 1 1 Cout = a bc + a b c + ab c + abc S = a b c + a b c + a b c + abc 2-20 Nguyen Van Tho – Duy Tan University Four-bit Adder 2-21 Nguyen Van Tho – Duy Tan University DECODER - BỘ GIẢI MÃ ¾ Giải mã giá trị tín hiệu đầu vào để chọn đầu ¾ Ứng dụng rộng rãi giải mã địa (bộ nhớ ), giải mã lệnh (CPU) ¾ Mạch giải mã n đầu vào có 2n đầu ¾ Giải mã 2-4 , 3-8 , 4-16 … 2-22 Nguyen Van Tho – Duy Tan University DECODER - BỘ GIẢI MÃ Bộ giải mã (2-4 Decoder) O1 O2 O3 O4 A DECODE B VÀO RA A B O1 O2 O3 O4 0 1 1 0 0 0 0 0 0 2-23 Nguyen Van Tho – Duy Tan University DECODER - BỘ GIẢI MÃ 2-4 Decoder 2-24 Nguyen Van Tho – Duy Tan University MULTIPLEXER - BỘ DỒN KÊNH • Ghép nhiều kênh khác vào kênh • Đầu đầu vào tuỳ vào đầu vào chọn • Thường có 2n đầu vào , n đầu vào chọn A B A S B C MUX D S1 S2 O O 2-25 Nguyen Van Tho – Duy Tan University MULTIPLEXER - BỘ DỒN KÊNH S1 S0 Z 0 A B C 1 D 2-26 Nguyen Van Tho – Duy Tan University MẠCH TỔ HỢP & MẠCH TUẦN TỰ Mạch tổ hợp • Đầu cho kết giống với giá trị đầu vào giống Mạch • Lưu giữ thơng tin • Đầu phụ thuộc vào thơng tin lưu giữ (trạng thái) đầu vào ¾ với giá trị đầu vào giống cho đầu khác phụ thuộc vào thơng tin lưu trữ Ví dụ : Máy phát vé ¾Khi ấn nút cho số phụ thuộc vào tình trạng trước • Ứng dụng việc chế tạo nhớ 2-27 Nguyen Van Tho – Duy Tan University R-S Latch (Bộ chốt): Phần tử lưu trữ R (Clear) : xóa – thiết lập giá trị S (Set) : thiết lập- thiết lập giá trị 1 1 1 1 0 1 Nếu R S =1 , out • trạng thái “dừng” - chứa giá trị trước • Nếu a=1 b=0 ngược lại 2-28 Nguyen Van Tho – Duy Tan University Xóa R-S latch Giả sử ban đầu, out = 1, sau đưa R=0 1 1 Output changes to zero 1 0 1 0 Sau cho R=1 để lưu trữ giá trị trạng thái dừng 2-29 Nguyen Van Tho – Duy Tan University Thiết lập R-S Latch Giả sử ban đầu out = 0, ta đưa giá trị S = 1 0 1 Output changes to one 0 1 Sau cho S=1 để lưu trữ giá trị trạng thái dừng 2-30 Nguyen Van Tho – Duy Tan University R-S Latch R=S=1 • Giá trị hành chốt S = 0, R=1 • Thiết lập giá trị R = 0, S = • Xóa (thiết lập giá trị 0) R=S=0 • Out=1 • Trạng thái xác định đặc điểm mạch cổng • Khơng sử dụng ! 2-31 Nguyen Van Tho – Duy Tan University Gated D-Latch - Bộ nhớ bit Hai ngõ vào : D (data) & WE (write enable) • WE = 1, chốt thiết lập giá trị D ¾S = NOT(D), R = D • WE = 0, chốt chứa giá trị lưu trữ trước ¾S = R = 2-32 Nguyen Van Tho – Duy Tan University Register – Thanh ghi Thanh ghi lưu trữ nhiều bit • Sử dụng nhiều D-latches, tất điều khiển WE • WE=1, n-bit D lưu trữ vào ghi 2-33 Nguyen Van Tho – Duy Tan University Memory - Bộ nhớ Ta tạo nhớ - mảng k × m bit Khơng gian địa chỉ: số nhớ k = 2n nhớ • • • m bits 2-34 Nguyen Van Tho – Duy Tan University Memory - Bộ nhớ writeEnable 00 we 2-to-4 Decoder 10 01 we 11 we we d input Register Register Register Register q0 q1 q2 q3 q output a1 a0 address n=2 Nguyen Van Tho – Duy Tan University 22 x Memory address word select word WE input bits write enable address decoder output bits 2-36 Nguyen Van Tho – Duy Tan University More Memory Details Những kỹ thuật chế tạo nhớ khơng hồn tồn giống kỹ thuật trình bày • sử dụng transistor hơn, tin cậy Nhưng cấu trúc logic hồn tồn tương đồng • Giải mã địa • Chọn hàng • Điều khiển ghi Có loại nhớ RAM (Random Access Memory) Static RAM (SRAM) • nhanh, liệu giữ mà khơng cần phải làm tươi Dynamic RAM (DRAM) • Chậm , bit lưu trữ phải thường xuyên làm tươi Also, non-volatile memories: ROM, PROM, flash, … 2-37 ... ¾ Giải mã 2 -4 , 3-8 , 4- 16 … 2-2 2 Nguyen Van Tho – Duy Tan University DECODER - BỘ GIẢI MÃ Bộ giải mã (2 -4 Decoder) O1 O2 O3 O4 A DECODE B VÀO RA A B O1 O2 O3 O4 0 1 1 0 0 0 0 0 0 2-2 3 Nguyen... 0 0 0 0 2-2 3 Nguyen Van Tho – Duy Tan University DECODER - BỘ GIẢI MÃ 2 -4 Decoder 2- 24 Nguyen Van Tho – Duy Tan University MULTIPLEXER - BỘ DỒN KÊNH • Ghép nhiều kênh khác vào kênh • Đầu đầu vào... bit Khơng gian địa chỉ: số nhớ k = 2n nhớ • • • m bits 2- 34 Nguyen Van Tho – Duy Tan University Memory - Bộ nhớ writeEnable 00 we 2-to -4 Decoder 10 01 we 11 we we d input Register Register Register