VIH (min): điện thế vào tối thiểu ở logic 1 cửa CMOS. ICEX: dòng điện sẽ thu phát của transitor ra của TTL. IIH: dòng điện vào mức logic 1 của CMOS. Rx (max): tùy thuộc chủ yếu vào dòng điện nghịch ICEX vì dòng điện 5V ngõ vào của CMOS rất nhỏ. (hình 5). +V Với một cửa CMOS.
GVHD: Nguyễn Tấn Đời Luận văn tót nghiệp Q trình hình thành quy trình thiết kế máy thu thiếu cho nhữphát ng côngký việctự cần32 thiếbit t người, công dân kỷ 21 Chúng ta công dân, kỹ sư nhà máy, xí nghiệp, việc tuân thủ giấc yêu cầu nghiêm ngặt Do đó, cần có hệ thống báo để giúp người nắm bắt giấc kịp thời mà không ảnh hưởng đến công việc Có nhiều báo lắp đăët, từ loại thô sơ dến loại đại Từ đồng hồ khí, bán khí sau đồng hồ điện tử Chỉ riêng đồng hồ điện tử có nhiều loại Và theo em loại đồng hồ báo thức đơn giản phổ biến là:”Mạch báo dùng EPROM II Muỗc ủớch nghieõn cửựu Ứng dụng kiến thức học vào thực tiễn Tìm hiểu sâu kiến thức học Bổ sung kiến thức thiếu Để hoàn thành chương trình học III Giới hạn vấn đề Do thời gian kiến thức có hạn nên việc thực đề tài không tránh khỏi thiếu xót việc thiết kế thi công Em thực dược ý tưởng sau: Báo giờ, ngày, thứ báo chuông theo đặt sẵn Có thể ý tưởng em tối ưu Rất mong góp ý thầy cô bạn IV Phân tích công trình liên hệ Thông qua việc tham khảo đề tài"thiết kế thi công đồng hồ báo giờ"cuả Vũ Lê Đức Trí Đoàn Nam Sơn Đề tài thiết kế phần báo A LÝ THUYẾT THIẾT KẾ Chương I: CÁC MẠCH CƠ BẢN I CÁC MẠCH LOGIC Cổng AND Dùng để thực phép nhân logic Kí hiệu: A B SVTH: Nguyễn Thành Nhơn Bảng trạng thái Y Trang 12 GVHD: Nguyễn Tấn Đời Luận văn tót nghiệp A B Y 0 0 1 0 1 Nhaän xét: ngõ cổng logic AND lên mức ngõ vào A,B: ngõ vào tín hiệu logic 0: mức logic thấp 1: mức logic cao Y: đáp ứng ngõ Cổng NOT Dùng để thực phép đảo Kí hiệu: Bảng trạng thái A Y A Y 1 Tín hiệu ngõ ngõ vào ngược mức logic Cổng NAND Dùng thực phép đảo phép nhân logic Kí hiệu: Bảng trạng thái A B A B SVTH: Nguyễn Thành Nhơn Y Y A B Y 0 1 1 Trang 13 GVHD: Nguyễn Tấn Đời Luận văn tót nghiệp 1 Nhận xét: Ngõ cổng NAND mức logic tất đầu vào Cổng OR Dùng thực chức cộng logic Kí hiệu: Bảng trạng thaùi A B Y A B Y 0 0 1 1 1 Nhaän xét: Ngõ cổng OR mức logic ngõ vào có ngõ Cổng NOR Dùng thực phép đảo cổng OR Kí hiệu: A B Bảng trạng thái Y A B C 0 1 0 1 Nhận xét: ngõ cổng NOR mức tất đầu vào Cổng EX-OR Dùng tạo tín hiệu mức đầu vào trạng thái Kí hiệu: Bảng trạng thái A B SVTH: Nguyễn Thành Nhơn Y A B Y 0 0 1 1 Trang 14 GVHD: Nguyễn Tấn Đời Luận văn tót nghiệp 1 Tóm lại: Trên người viết giới thiệu loại cồng logic :AND, NOT, NAND, OR, NOR, EX-OR Nhưng thực tế cần cổng AND, OR, EX-OR, NOT có cổng lại Hiện cổng logic tích hợp IC Một số IC thông dụng chứa cổng thông dụng là: AND ngõ vào: 7408, 4081 NOT : 7404,4051 NAND ngõ vào:7400, 4071 NOR ngõ vào: 7402, 4001 EX-OR ngõ vào:74136, 4030 II Mạch Flip-Flop Flip - Flop phần tử để tạo thành mạch đếm, ghi, nhớ… phần tử thường có đầu nhiều đầu vào Flip - Flop RS Flip - Flop RS laø loại FF đơn giản có hai đầu vào điều khiển trực tiếp Kí hiệu: S Bảng chân lý: Q R QN S R Q Q\ 0 Qn Qn\ 1 1 1 Không dùng Flip - Flop RST: Còn gọi Flip - Flop nhịp Mạch có đầu vào điều kiện trực tiếp đầu vào đồng cộng với xung nhịp Cp Flip-Flop Chủ tớ (Master - Slave): Là mgät dạng FF phổ biến gồm phần có khối điều khiển riêng lại có quan hệ với FF chủ thực chức logic SVTH: Nguyễn Thành Nhơn Trang 15 GVHD: Nguyễn Tấn Đời Luận văn tót nghiệp hệ Flip-Flop tớ thực chức nhớ trạng thái hệ sau hoàn thành việc ghi thông tin Dưới điều khiển xung clock Cp, việc ghi thông tin vào FlipFlop chủ tớ thực qua bước: Bước 1: cách ly Flip-Flop chủ tớ Bước 2: ghi thông tin vào Flip-Flop chủ Bước 3: cách ly đầu vào Flip-Flop chủ Bước 4: chuyển thông tin từ Flip-Flop chủ đến tớ X1 X2 FF Master X1' X2' Q FF Slave Q\ Cp Flip - Flop JK: Là FF vạn có nhiều ứng dụng kỹ thuật số Trong FF đầu vào kích thích trực tiếp Sd Rd, có đầu vào điều khiển đồng JK đầu vào xung clock Cp Kí hiệu: Bảng trạng thái: S J Q CP K QN R J K Q 0 Q0 1 1 Qn Về cấu tạo: Flip-Flop JK phức tạp FF RS FF RST, chúng có khả hoạt động lớn cáclý sau: Vẫn điều khiển trực tiếp qua Sd, Rd Các đầu vào J, K đặc tính S R Tuy nhiên J - K = mạch hoạt động Flip - Flop T (nghóa Q xác định trofg FF RS, RST bị cấm) Chú ý: Flip - Flop xung clock ta cần ý: Flip - Flop tác động mức điện hay cạnh (sườn) Một số IC chứa Flip - Flop JK: SVTH: Nguyễn Thành Nhơn Trang 16 GVHD: Nguyễn Tấn Đời Luận văn tót nghiệp 7470: FF JK nẩy cạnh lên, với Preset xoá, có cửa and ngõ vào 7472: FF JK chủ tớ nẩy mức cao với Preset xoá, có cửa and ngõ vào 7473: FF JK với xoá, nẩy mức cao, (74LS73 nẩy cạnh xuống) 74112: hai FF JK với xoá, Preset, nẩy cạnh xuống 4027: chưá 2FF độc lập, Set, Reset nẩy cạnh lên Flip - Flop D: Kí hiệu: Bảng trạng thái D Qn+1 Qn+1 Q 0 CP QN 1 D Đầu Flip-Flop D lặp lại trạng thái đầu vào D thời điểm trước Ta chế tạo FF D từ FF JK, RS… Các IC chứa Flip-Flop D: 7474,74174,74175… Flip - Flop T: Là Flip-Flop có hai đầu Q, Q\ đầu vào liệu T Kí hiệu: Bảng trạng thái T Q T Qn+1 Qn+1 Cp Q Qn Qn Qn Qn T = 1: đầu nẩq liên tục theo xung clock T = 0: đầu giữ vị trí cũ không đổi III Mạch đếm Mở đầu: Mạch đếm hạch đếm xung hệ lôgic dãy tạo thành từ kết hợp Flip - Flop Mạch có đầu vào cho xung đếm nhiều đầu Các đầu thường đầu Q cho FF Vì Q có hai trạng thái xếp đầu cho phép ta biểu SVTH: Nguyễn Thành Nhơn Trang 17 GVHD: Nguyễn Tấn Đời Luận văn tót nghiệp diễn kết dạng số hệ hai có số bit số FF dùng mạch đếm Điều kiện để mạch gọi mạch đếm có trạng thái khác nhau, tối đa mạch bị giới hạn Số xung tối đa đếm gọi dung lượng mạch đếm Xung đếm A B C D Nếu tiếp tục kích thích tới hạn mạch trở trạng thái khởi đầu, tức mạch có tính chất tuần hoàn Có nhiều phương pháp kết hợp Flip-Flop có nhiều loại mạch đếm Tuy nhiên, chúng vào ba loại là: mạch đếm nhị phân, mạch đếm BCD, mạch đếm modul M Mạch đếm nhị phân: Là loại mạch đếm có trạng thái mạch trình bày dạng số nhị phân Một mạch đếm nhị phân sử dụng n Flip-Flgp có dung lượng 2n Mạch đếm BCD: Thường dùng FF cho mười trạng thái khác để biểu diễn số hệ 10 từ đến Mạch đếm modul M: Là mạch đếm có dung lượng M, với M số nguyên dương Vì mạch đếm loại có nhiều dạng khác tuỳ theo sáng kiến nhà thiết kế nhằm thoả mãn nhu cầu sử dụng Mạch đếm modul M thường dùng cổng logic với Flip-Flop kiểu hồi tiếp đặc biệt để trình bày kết dạng số hệ hai tự nhiên hay dạng mã Về chức mạch đếm, người ta phân biệt: Các mạch đếm lên (up counters) hay gọi mạch đếm cộng, mạch đếm thuận Các mạch đếm xuống: (down counters) hay gọi mạch đếm trừ, mạch đếm nghịch Các mạch đếm lên - xuống (up - down counters) hay gọi mạch đếm hỗn hợp, mạch đếm thuận nghịch SVTH: Nguyễn Thành Nhơn Trang 18 Luận văn tót nghiệp GVHD: Nguyễn Tấn Đời Về phương pháp đưa xung clock vào mạch đếm, người ta phân ra: Phương pháp đồng bộ: Phương pháp xung clock đưa đến Flip Flop lúc Phương pháp không đồng bộ: Phương pháp xung clock đưa đến FF, FF lại kích thích lẫn Tốc ủoọ taực ủoọng cuỷa maỗch ủeỏm laứ tham soỏ quan trọng xác định hai tham số khác là: Tần số cực đại dãy xung mà đếm đếm Khoảng thời gian thiết lập mạch đếm: tức khoảng thời gian từ đưa xung đếm vào mạch thiết lập xong trạng thái đếm tương ứng với khung đầu vào Các Flip-Flop thường dùng mạch đếm loại RST JK dạng rời hay tích hợp Mạch ghi: Mỗi Flip-Flop có hai trạng thái ổn định (hai trạng thái bền) ta kích thích Flip-Flop để có hai trạng thái ý muốn Sau kích thích Flip-Flop giữ hai trạng thái buộc bị thay đổi Vì có đặc tính nên ta bảo Flip-Flop mạch có tính nhớ hay mạch nhớ Như vậy, dùng nhiều Flip-Flop ta ghi vào hay nhiều liệu mã hoá dạng chuỗi số hệ nhị phân Các FF dùng vào công vaệc tạo thành loại mạch mạch ghi mà nhiều trường hợp gọi ghi (register) Thông thường FF không nằm cô lập mà chúng nối lại với theo cách để truyền phần liệu cho Dưới hình thức ta có ghi dịch (shift register) Thanh ghi dịch phần tử quan trọng thiết bị số từ máy đo máy tính Ngoài nhiệm vụ ghi nhớ liệu, chúng thực số chức khác Có hai phương pháp đưa liệu vào mạch là: nối tiếp (serial) song song (parallel) tạo thành mạch ghi nối tiếp mạch ghi song song Thanh ghi tích hợp IC sau: 74164 4034 : ghi độc lập bit SVTH: Nguyễn Thành Nhơn Trang 19 Luận văn tót nghiệp GVHD: Nguyễn Tấn Đời 74165 4021 : ghi dòch bit 74166 4014 : ghi dòch bit 74194 40194 :thanh ghi dòch bit 74195 40195 :thanh ghi dòch bit SVTH: Nguyễn Thành Nhơn Trang 20 GVHD: Nguyễn Tấn Đời Luận văn tót nghiệp Chương II: GIAO TIẾP GIỮA TTL VÀ CMOS I MỤC ĐÍCH GIAO TIẾP: Trong ngõ TTL thúc trực tiếp nhiều ngõ TTL, ngõ CMOS thúc trực tiếp nhiều ngõ CMOS: ta phải dùng hỗn tạp IC TTL Cmo8 mạch hay hệ thống lẽ IC loại, lúc vấn đề giao tiếp hai loại họ IC đặt mà lý điện ra, vào khả dòng vào hai mạch logic khác Sau bảng giá trị dòng điện điện áp cho việc giao tiếp CMOS TTL: Thông số 4000B 74HC 74HTC 74 74LS 74AS 74ALS VIH (min) 3,5V 3,5V 2,0V 2,0V 2,0V 2,0V 2,0V VIL (max) 1,5 1,0V 0,8V 0,8V 0,8V 0,8V 0,8V VOH (min) 4,95 4,6 2,4V 2,7V 2,7V 2,7V 2,7V VOL (max) 0,05V 0,1V 0,1V 0,4V 0,5V 0,5V 0,4V IIH (max) 1A 1 1A 40A 20A 200A 20A IIL (max) 1A 1 1A 1,6A 0,4A 2mA 100A IOH (max) 0,4mA 4mA 4mA 0,4mA 0,4mA 2mA 400A IOL (max) 0,4mA 4mA 4A 16mA 20mA 8mA II 8mA GIAO TIẾP GIỮA TTL VÀ CMOS Khi ngõ cửa TTL mức cao (logic 1) dòng điện từ Vcc chạy qua transitor tải hay điện trở kéo lên để vào mạch CMOS Dòng điện tải (vào mạch CMOS) phải nhỏ dòng điện nguồn mạch TTL mức logic để không hạ thấp mức điện mạch TTL xuống mức điện vào trạng thái mạch CMOS Vì dòng điện vào trạng thái mạch CMOS Chỉ 10pA nên vấn đề Mạch TTL có kiểu mạch ra: điện trở kéo lên, cực thu để hở kéo đèn tích cực Do xét trường hợp: Điện trở kéo lên: trường hợp mạch ngõ có điện trở kéo lên hình ta mắc trực tiếp vào CMOS SVTH: Nguyễn Thành Nhơn Trang 21 GVHD: Nguyễn Tấn Đời Luận văn tót nghiệp Cực thu để hở: (hình 2): với mạch TTL có ngõ kiểu ta phải mắc thêm điện trở kéo lên để giao tiếp với CMOS Không nên sử dụng hỗn tạp mạch CMOS, TTL làm tải mà toàn CMOS Ngõ kéo lên tích cực (hình 3) kiểu phổ biến TTL Điện tối thiểu mức cao 2,4 V dòng điện tải 100 A Khi tải cûa CMOS điệ nthế logic mạch TTL là: V0 = Vcc - VBE - VD - RB 10pA B Điện 4V khiến CMOS không hoạt động nên phải dùng điện trở kéo lên Rx bên mạch TTL (hình 4) 5V +V 5V +V 1k 1k NPN TTL CMOS Hình Hình 5V +V 5V +V NPN CMOS Io TTL NPN Hình Cách chọn điện trở kéo lên: Trị số tối thiểu điện trở kéo lên Rx cho bởi: Rx (min) = VDD - VOL (max) IOL - NIIL VOL (max): điện tối đa mức logic TTL SVTH: Nguyễn Thành Nhơn Trang 22 ... tuỳ theo sáng kiến nhà thiết kế nhằm thoả mãn nhu cầu sử dụng Mạch đếm modul M thường dùng cổng logic với Flip-Flop kiểu hồi tiếp đặc biệt để trình bày kết dạng số hệ hai tự nhiên hay dạng mã Về... ghi độc lập bit SVTH: Nguyễn Thành Nhơn Trang 19 Luận văn tót nghiệp GVHD: Nguyễn Tấn Đời 74165 4021 : ghi dòch bit 74166 4014 : ghi dòch bit 74194 40194 :thanh ghi dòch bit 74195... quan trọng thiết bị số từ máy đo máy tính Ngoài nhiệm vụ ghi nhớ liệu, chúng thực số chức khác Có hai phương pháp đưa liệu vào mạch là: nối tiếp (serial) song song (parallel) tạo thành mạch ghi