Giao trinh vi xy ly 8051 DHCN

KHOA CÔNG NGHỆ ĐIỆN TỬ BỘ MÔN ĐIỆN TỬ CÔNG NGHIỆP GI Á O T R Ì N H BIÊN SOẠN: PHẠM QUANG TRÍ TP HỒ CHÍ MINH - 2006 KHOA CÔNG NGHỆ ĐIỆN TỬ BỘ MÔN ĐIỆN TỬ CƠNG NGHIỆP GIÁO TRÌNH VI XỬ LÝ Chương 1: Giới thiệu chung vi xử lý Trường ðH Công nghiệp Tp.HCM CHƯƠNG GIỚI THIỆU CHUNG VỀ BỘ VI XỬ LÝ I SỰ PHÁT TRIỂN CỦA CÁC BỘ VI XỬ LÝ: Thế hệ (1971 - 1973): ðặc ñiểm chung vi xử lý hệ này: • Bus liệu: bit • Bus ñịa chỉ: 12 bit • Cơng nghệ chế tạo: PMOS • Tốc ñộ thực lệnh: 10 – 60 µs/lệnh với fCLOCK = 0,1 – 0,8 MHz Một số vi xử lý ñặc trưng cho hệ này: 4040 (Intel), PPS-4 (Rockwell International), … Thế hệ (1974 - 1977): ðặc ñiểm chung vi xử lý hệ này: • Bus liệu: bit • Bus địa chỉ: 16 bit • Cơng nghệ chế tạo: NMOS CMOS • Tốc độ thực lệnh: – µs/lệnh với fCLOCK = – MHz Một số vi xử lý ñặc trưng cho hệ này: 6502 (Mos Technology), 6800/6809 (Motorola), 8080/8085 (Intel), Z80 (Zilog), … Thế hệ (1978 - 1982): ðặc ñiểm chung vi xử lý hệ này: • Bus liệu: 16 bit • Bus địa chỉ: 20 - 24 bit • Cơng nghệ chế tạo: HMOS • Tốc ñộ thực lệnh: 0,1 – µs/lệnh với fCLOCK = – 10 MHz Một số vi xử lý ñặc trưng cho hệ này: 68000 / 68010 (Motorola), 8086 / 80186 / 80286 (Intel), … Thế hệ (1983 - nay): ðặc ñiểm chung vi xử lý hệ này: • Bus liệu: 32 - 64 bit • Bus địa chỉ: 32 bit • Cơng nghệ chế tạo: HCMOS • Tốc độ thực lệnh: 0,01 – 0,1 µs với fCLOCK = 20 – 100 MHz Một số vi xử lý ñặc trưng cho hệ này: 68020 / 68030 / 68040 / 68060 (Motorola), 80386 / 80486 / Pentium (Intel), … II SƠ ðỒ KHỐI CỦA MỘT HỆ VI XỬ LÝ: ðịnh nghĩa hệ vi xử lý: • Khả lập trình để thao tác liệu mà khơng cần can thiệp người Giáo trình Vi xử lý Biên soạn: Phạm Quang Trí Chương 1: Giới thiệu chung vi xử lý Trường ðH Cơng nghiệp Tp.HCM • Khả lưu trữ phục hồi liệu Tổng quát, hệ vi xử lý gồm: • Phần cứng (Hardware): thiết bị ngoại vi → để giao tiếp với người • Phần mềm (Software): chương trình → để xử lý liệu CPU (Central Processing Unit): ñơn vị xử lý trung tâm RAM (Random Access Memory): nhớ truy xuất ngẫu nhiên ROM (Read Only Memory): nhớ ñọc Interface Circuitry: mạch ñiện giao tiếp Peripheral Devices (Input): thiết bị ngoại vi (thiết bị nhập) Peripheral Devices (Output): thiết bị ngoại vi (thiết bị xuất) Address bus: bus ñịa Data bus: bus liệu Control bus: bus ñiều khiển III ðƠN VỊ XỬ LÝ TRUNG TÂM: CPU đóng vai trị chủ đạo hệ vi xử lý, quản lý tất hoạt ñộng hệ thực tất thao tác liệu CPU vi mạch điện tử có độ tích hợp cao Khi hoạt ñộng, CPU ñọc mã lệnh ñược ghi dạng bit bit từ nhớ, sau thực giải mã lệnh thành dãy xung ñiều khiển tương ứng với thao tác lệnh ñể ñiều khiển khối khác thực bước thao tác từ tạo xung điều khiển cho tồn hệ Giáo trình Vi xử lý Biên soạn: Phạm Quang Trí Chương 1: Giới thiệu chung vi xử lý Trường ðH Công nghiệp Tp.HCM IR (Instruction Register): ghi lệnh PC (Program Counter / Instruction Pointer): đếm chương trình / trỏ lệnh Instruction decode and control unit: ñơn vị giải mã lệnh ñiều khiển ALU (Arithmetic and Logic Unit): ñơn vị số học logic Registers: ghi Tóm lại, hoạt ñộng CPU thực liên tục thao tác: tìm nạp lệnh giải mã – thực lệnh • Thao tác tìm nạp lệnh: - Nội dung ghi PC ñược CPU ñưa lên bus ñịa (1) - Tín hiệu điều khiển đọc (Read) chuyển sang trạng thái tích cực (2) - Mã lệnh (Opcode) từ nhớ ñược ñưa lên bus liệu (3) - Mã lệnh ñược chuyển vào ghi IR CPU (4) - Nội dung ghi PC tăng lên đơn vị để chuẩn bị tìm nạp lệnh từ nhớ • Thao tác giải mã – thực lệnh: - Mã lệnh từ ghi IR ñược ñưa vào ñơn vị giải mã lệnh ñiều khiển - ðơn vị giải mã lệnh ñiều khiển thực giải mã opcode tạo tín hiệu để điều khiển việc xuất nhập liệu ALU ghi (Registers) - Căn tín hiệu điều khiển này, ALU thực thao tác ñã ñược xác ñịnh Một chuỗi lệnh (Opcode) kết hợp lại với ñể thực cơng việc có ý nghĩa gọi chương trình (Program) hay phần mềm (Software) IV BỘ NHỚ BÁN DẪN: Bộ nhớ bán dẫn phận khác quan trọng hệ vi xử lý, chương trình liệu lưu giữ nhớ Bộ nhớ bán dẫn hệ vi xử lý gồm: • ROM: nhớ chương trình → lưu giữ chương trình điều khiển hoạt động tồn hệ thống • RAM: nhớ liệu → lưu giữ liệu, phần chương trình điều khiển hệ thống, ứng dụng kết tính tốn Giáo trình Vi xử lý Biên soạn: Phạm Quang Trí Chương 1: Giới thiệu chung vi xử lý Trường ðH Công nghiệp Tp.HCM Sơ lược cấu trúc phân loại ROM – RAM: • ROM (Read Only Memory): nhớ đọc, thơng tin ROM khơng bị ñi nguồn ñiện cung cấp cho ROM khơng cịn - Cấu trúc ROM: - Phân loại số loại ROM: o MROM (Mask ROM): ROM mặt nạ o PROM (Programmable ROM): ROM lập trình o EPROM (Eraseable PROM): ROM lập trình xóa UV-EPROM (Ultra Violet EPROM): ROM xóa tia cực tím EEPROM (Electric EPROM): ROM lập trình xóa tín hiệu điện Flash ROM: ROM lập trình xóa tín hiệu điện • RAM (Random Access Memory): nhớ truy xuất ngẫu nhiên (bộ nhớ ghi đọc), thơng tin RAM bị ñi nguồn ñiện cung cấp cho RAM khơng cịn - Cấu trúc RAM: - Phân loại số loại RAM: o DRAM (Dynamic RAM): RAM ñộng o SRAM (Static RAM): RAM tĩnh Cách xác ñịnh dung lượng nhớ bán dẫn bit sử dụng cho chip vi điều khiển 8051 sau: • Dựa vào số lượng chân ñịa chỉ: Dung lượng = 2N , với N số ñường ñịa nhớ Ví dụ: Bộ nhớ bán dẫn bit có 10 đường địa Cho biết dung lượng nhớ bao nhiêu? N = 10 → Dung lượng = 210 = 1024 = KB Giáo trình Vi xử lý Biên soạn: Phạm Quang Trí Chương 1: Giới thiệu chung vi xử lý Trường ðH Cơng nghiệp Tp.HCM • Dựa vào mã số nhớ: Mã số: XX YYYY XX: loại nhớ 27: UV-EPROM 28: EEPROM 61,62: SRAM 40,41: DRAM YYYY: dung lượng nhớ Dung lượng = YYYY (Kbit) Dung lượng = YYYY / (KB) Ví dụ: Bộ nhớ có mã số 27256, dung lượng nhớ ? 27 → Bộ nhớ UV-EPROM 256 → Dung lượng = 256 (Kbit) = 32 (KB) V CÁC THIẾT BỊ NGOẠI VI (CÁC THIẾT BỊ XUẤT NHẬP): Mạch ñiện giao tiếp (Interface Circuitry) thiết bị xuất nhập hay thiết bị ngoại vi (Peripheral Devices) tạo khả giao tiếp hệ vi xử lý với giới bên Bộ phận giao tiếp bus hệ thống hệ vi xử lý với giới bên ngồi thường gọi cổng (Port) Như tùy theo loại thiết bị giao tiếp mà ta có cổng nhập (Input) để lấy thơng tin từ ngồi vào hệ cổng xuất (Output) để đưa thơng tin từ hệ ngồi Tổng qt, ta có loại thiết bị xuất nhập sau: • Thiết bị lưu trữ lớn: băng từ, ñĩa từ, ñĩa quang, … • Thiết bị giao tiếp với người: hình, bàn phím, máy in, … • Thiết bị ñiều khiển / kiểm tra: kích thích, cảm biến, … VI HỆ THỐNG BUS: Bus tập hợp đường dây mang thơng tin có chức Việc truy xuất thông tin tới mạch điện xung quanh CPU sử dụng loại bus: bus ñịa chỉ, bus liệu bus ñiều khiển CPU sử dụng hệ thống bus ñể thực thao tác đọc (READ) ghi (WRITE) thơng tin CPU với nhớ thiết bị ngoại vi • Bus địa (Address bus): - ðể chuyển tải thơng tin bit địa - Là loại bus chiều (CPU → MEM hay I/O) - ðể xác ñịnh nhớ thiết bị ngoại vi mà CPU cần trao đổi thơng tin - ðể xác ñịnh dung lượng nhớ ngoại vi mà CPU có khả truy xuất • Bus liệu (Data bus): - ðể chuyển tải thông tin bit liệu - Là loại bus chiều (CPU ↔ MEM hay I/O) - ðể xác ñịnh số bit liệu mà CPU có khả xử lý lúc • Bus điều khiển (Control bus): - ðể chuyển tải thơng tin bit điều khiển (mỗi ñường dây tín hiệu ñiều khiển khác nhau) - Là loại bus chiều (CPU → MEM-I/O MEM-I/O → CPU) - ðể ñiều khiển khối khác hệ nhận tín hiệu điều khiển từ khối để phối hợp hoạt động Giáo trình Vi xử lý Biên soạn: Phạm Quang Trí Chương 1: Giới thiệu chung vi xử lý Trường ðH Công nghiệp Tp.HCM VII VI XỬ LÝ – VI ðIỀU KHIỂN: ðể phân biệt vi xử lý vi điều khiển ta dựa yếu tố sau: Yếu tố phân loại Cấu trúc phần cứng (Hardware architecture) Các ứngdụng (Applications) Các ñặc trưng tập lệnh (Instruction set feature) CPU ROM RAM Mạch giao tiếp nối tiếp Mạch giao tiếp song song Mạch ñiều khiển ngắt Các mạch ñiều khiển khác Ứng dụng lớn, tính tốn phức tạp Ứng dụng nhỏ, tính tốn đơn giản Các kiểu ñịnh ñịa ðộ dài từ liệu xử lý Vi xử lý (Microprocessor) X Vi ñiều khiển (Microcontroller) X X X X X X X X X Nhiều Ít Byte, Word, Double word, … Bit, Byte VIII MINH HỌA KIẾN TRÚC CỦA MỘT HỆ VI ðIỀU KHIỂN: WDT (Watch-Dog Timer): Bộ ñịnh thời Watch-Dog OSC., OSC/N (Oscillator): Bộ dao ñộng (N: hệ số chia tần) Timer: Bộ định thời A/D (Analog/Digital): Bộ biến đổi tín hiệu tương tự/số SFR Registers (Special Function Register): Các ghi chức ñặc biệt RAM Memory: Bộ nhớ liệu Giáo trình Vi xử lý Biên soạn: Phạm Quang Trí Chương 1: Giới thiệu chung vi xử lý Trường ðH Công nghiệp Tp.HCM Program Memory: Bộ nhớ chương trình EEPROM: Bộ nhớ EEPROM I/O Ports: Các port xuất/nhập Instruction Decoder: Bộ giải mã lệnh ALU: ðơn vị logic số học Accumulator: Thanh ghi tích lũy Control Logic: ðiều khiển logic Program Counter: Bộ đếm chương trình Instructions/Addresses: Các lệnh / ñịa IX LỰA CHỌN BỘ VI ðIỀU KHIỂN KHI THIẾT KẾ: Có bốn họ vi ñiều khiển thông dụng thị trường là: 68xxx Motorola, 80xxx Intel, Z8xx Zilog PIC16xxx Microchip Technology Mỗi loại vi ñiều khiển ñều có tập lệnh ghi riêng nên chúng khơng tương thích lẫn Vậy ta tiến hành thiết kế hệ thống sử dụng vi ñiều khiển ta cần dựa tiêu chuẩn nào? Có ba tiêu chẩn chính: • Tiêu chuẩn thứ là: ðáp ứng u cầu tính tốn cách hiệu kinh tế Do vậy, trước tiên ta cần phải xem xét vi ñiều khiển bit, 16 bit hay 32 bit thích hợp Một số tham số kỹ thuật cần ñược cân nhắc chọn lựa là: o Tốc ñộ: tốc ñộ lớn mà vi ñiều khiển hỗ trợ o Kiểu IC: kiểu 40 chân DIP, QFP kiểu ñóng vỏ khác (DIP: vỏ dạng hai hàng chân, QFP: vỏ vng dẹt) Kiểu đóng vỏ quan trọng có u cầu khơng gian, kiểu lắp ráp tạo mẫu thử cho sản phẩm cuối o Công suất tiêu thụ: tiêu chuẩn cần ñặc biệt lưu ý sản phẩm dùng pin ñiện áp lưới o Dung lượng nhớ ROM RAM tích hợp sẵn chip o Số chân vào/ra ñịnh thời chip o Khả dễ dàng nâng cao hiệu suất giãm công suất tiêu thụ o Giá thành ñơn vị mua số lượng lớn Vì vấn đề có ảnh hưởng đến giá thành cuối sản phẩm • Tiêu chuẩn thứ hai là: Có sẵn cơng cụ phát triển phần mềm, chẳng hạn chương trình mơ phỏng, trình biên dịch, trình hợp dịch gỡ rối • Tiêu chuẩn thứ ba là: Khả ñáp ứng số lượng tương lai ðối với số nhà thiết kế tiêu chuẩn chí cịn quan trọng hai tiêu chuẩn Giáo trình Vi xử lý Biên soạn: Phạm Quang Trí KHOA CƠNG NGHỆ ĐIỆN TỬ BỘ MƠN ĐIỆN TỬ CƠNG NGHIỆP GIÁO TRÌNH VI XỬ LÝ Giáo trình Vi xử lý X1 12 MHz CON1 PORT 1 AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 31 19 18 39 38 37 36 35 34 33 32 30p C3 30p C2 EA RST X1 X2 P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 P0.0/AD0 P0.1/AD1 P0.2/AD2 P0.3/AD3 P0.4/AD4 P0.5/AD5 P0.6/AD6 P0.7/AD7 U1 40 20 30 29 10 11 12 13 14 15 16 17 21 22 23 24 25 26 27 28 + +5V R2 8K2 VCC GND ALE PSEN P3.0/RXD P3.1/TXD P3.2/INT0 P3.3/INT1 P3.4/T0 P3.5/T1 P3.6/WR P3.7/RD P2.0/A8 P2.1/A9 P2.2/A10 P2.3/A11 P2.4/A12 P2.5/A13 P2.6/A14 P2.7/A15 8051 Phụ lục 2: Thiết kế kit vi ñiều khiển 8051 +5V R1 100 11 ALE A13 A14 A15 13 14 17 18 AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 SW1 RESET SW C1 10uF +5V ALE PSEN WR RD A8 A9 A10 A11 A12 G1 G2A G2B A B C U5 LE OE D0 D1 D2 D3 D4 D5 D6 D7 U2 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 15 14 13 12 11 10 9 12 15 16 19 226 74LS138 Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 74LS373 10 25 24 21 23 +5V VPP OE PGM CE A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 U3 O0 O1 O2 O3 O4 O5 O6 O7 2764 11 12 13 15 16 17 18 19 Hình vè TKK3 PSEN 22 27 +5V 20 A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 D0 D1 D2 D3 D4 D5 D6 D7 +5V RD WR A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 22 27 20 26 10 25 24 21 23 OE WE CS1 CS2 A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 U4 D0 D1 D2 D3 D4 D5 D6 D7 6264 11 12 13 15 16 17 18 19 D0 D1 D2 D3 D4 D5 D6 D7 Biên soạn: Phạm Quang Trí Kit vi điều khiển 8051 có: Bộ nhớ chương trình 8KB (0000H-1FFFH) Bộ nhớ lieäu 8KB (2000H-3FFFH) A0 A1 A2 A3 A4 A5 A6 A7 BUS SYSTEM Trường ðH Công nghiệp Tp.HCM KHOA CÔNG NGHỆ ĐIỆN TỬ BỘ MÔN ĐIỆN TỬ CÔNG NGHIỆP GIÁO TRÌNH VI XỬ LÝ Phụ lục 3: Thiết kế ngoại vi Trường ðH Công nghiệp Tp.HCM PHỤ LỤC THIẾT KẾ NGOẠI VI I TỔNG QUÁT: Các thiết bị ngoại vi hay thiết bị xuất nhập vi điều khiển cho ta đường truyền thơng vi điều khiển giới bên ngồi Các thiết bị ngoại vi ñược kết nối trực tiếp gián tiếp với vi điều khiển thơng qua cổng xuất-nhập (các port) vi ñiều khiển Các thiết bị ngoại vi ln ln chịu điều khiển (nhận liệu) kiểm tra (cung cấp liệu) vi điều khiển Từ tạo nên khả giao tiếp vi ñiều khiển với giới bên ngồi Phân loại ngoại vi: ngoại vi điều khiển logic ngoại vi điều khiển cơng suất Chú ý: số thông số kỹ thuật cần ý chip vi ñiều khiển 8051 thiết kế ngoại vi: VOL (Output Low Voltage) = 0.45 V VOH (Output High Voltage) = 4.5 V VIL (Input Low Voltage) = V … V VIH (Input High Voltage) = 2V V VCC (Operating Voltage) = V … V IO(MAX) (DC Output Current) = 25 mA (Port 0) IO(MAX) (DC Output Current) = 15 mA (Port 1, 2, 3) II NGOẠI VI ðIỀU KHIỂN LOGIC: xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx Ví dụ: vi mạch số (TTL, CMOS), LED, chuyển đổi tín hiệu (ADC, DAC), bàn phím, … Giáo trình Vi xử lý 227 Biên soạn: Phạm Quang Trí Phụ lục 3: Thiết kế ngoại vi Trường ðH Công nghiệp Tp.HCM Giao tiếp với LED: 40 20 30 29 EA RST VCC GND ALE PSEN 31 X1 X2 19 18 10 11 12 13 14 15 16 17 P3.0/RXD P3.1/TXD P3.2/INT0 P3.3/INT1 P3.4/T0 P3.5/T1 P3.6/WR P3.7/RD P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 U1 8051 +5V R0 D0 D1 R2 D2 R3 D3 R4 D4 R5 D5 R6 D6 X1 12 MHz C1 10uF +5V C3 30p C2 30p R9 8K2 + R1 R7 +5V 39 38 37 36 35 34 33 32 P0.0/AD0 P0.1/AD1 P0.2/AD2 P0.3/AD3 P0.4/AD4 P0.5/AD5 P0.6/AD6 P0.7/AD7 P2.0/A8 P2.1/A9 P2.2/A10 P2.3/A11 P2.4/A12 P2.5/A13 P2.6/A14 P2.7/A15 21 22 23 24 25 26 27 28 +5V SW1 RESET SW R8 100 D7 Rx Giao tiếp với LED ñoạn (chế ñộ hiển thị tĩnh): U1 21 22 23 24 25 26 27 28 10 11 12 13 14 15 16 17 30 29 P2.0/A8 P2.1/A9 P2.2/A10 P2.3/A11 P2.4/A12 P2.5/A13 P2.6/A14 P2.7/A15 P3.0/RXD P3.1/TXD P3.2/INT0 P3.3/INT1 P3.4/T0 P3.5/T1 P3.6/WR P3.7/RD ALE PSEN +5V 40 20 10 A B C D E F G DP V+ V+ +5V 8051 P0.0/AD0 P0.1/AD1 P0.2/AD2 P0.3/AD3 P0.4/AD4 P0.5/AD5 P0.6/AD6 P0.7/AD7 P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 X1 X2 EA RST 39 38 37 36 35 34 33 32 +5V Ra U2 3 BI/RBO RBI LT D3 D2 D1 D0 Rx A B C D E F G 13 12 11 10 15 14 C2 X1 12 MHz 19 18 31 Rg 7447 30p C3 +5V VCC GND 30p +5V C1 10uF R9 8K2 Giáo trình Vi xử lý 228 R8 100 + SW1 RESET SW Biên soạn: Phạm Quang Trí Phụ lục 3: Thiết kế ngoại vi - Trường ðH Công nghiệp Tp.HCM Ưu ñiểm: cấu trúc nguyên tắc ñiều khiển ñơn giản Nhược ñiểm: Số lượng Led ñoạn kết nối với vi điều khiển khơng nhiều Led ñoạn phải có vi mạch giải mã; tiêu tốn lượng nhiều (vì muốn Led đoạn sáng phải có dịng điện liên tục qua) Giáo trình Vi xử lý 229 Biên soạn: Phạm Quang Trí 40 20 8051 VCC GND ALE PSEN P3.0/RXD P3.1/TXD P3.2/INT0 P3.3/INT1 P3.4/T0 P3.5/T1 P3.6/WR P3.7/RD P2.0/A8 P2.1/A9 P2.2/A10 P2.3/A11 P2.4/A12 P2.5/A13 P2.6/A14 P2.7/A15 U1 EA RST X1 X2 P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 P0.0/AD0 P0.1/AD1 P0.2/AD2 P0.3/AD3 P0.4/AD4 P0.5/AD5 P0.6/AD6 P0.7/AD7 Giáo trình Vi xử lý +5V 30 29 10 11 12 13 14 15 16 17 21 22 23 24 25 26 27 28 31 19 18 39 38 37 36 35 34 33 32 +5V +5V 30p C3 30p C2 X1 12 MHz LT RBI BI/RBO D0 D1 D2 D3 U2 A B C D E F G 7447 13 12 11 10 15 14 Rx R18 8K2 C1 10uF R16 R9 Ry A B C D E F G DP DIGIT1 + +5V V+ V+ SW1 RESET SW R17 100 A B C D E F G DP DIGIT2 Q2 230 A B C D E F G DP DIGIT3 Q3 V+ V+ Q1 V+ V+ R3 A B C D E F G DP DIGIT4 R4 Q4 V+ V+ R2 A B C D E F G DP DIGIT5 R5 Q5 A B C D E F G DP DIGIT6 R6 Q6 V+ V+ R1 V+ V+ Q7 A B C D E F G DP Q8 +5V DIGIT8 R8 Biên soạn: Phạm Quang Trí A B C D E F G DP DIGIT7 R7 Trường ðH Công nghiệp Tp.HCM V+ V+ Phụ lục 3: Thiết kế ngoại vi V+ V+ Phụ lục 3: Thiết kế ngoại vi Trường ðH Công nghiệp Tp.HCM Giao tiếp với LED đoạn (chế độ hiển thị động): (Xem hình vẽ) - - Ưu ñiểm: Tiêu tốn lượng giãm nhiều so với chế độ tĩnh (vì Led đoạn khơng thắp sáng liên tục mà ln phiên sáng theo chu kỳ); số lượng Led ñoạn kết nối với vi ñiều khiển nhiều; cần vi mạch giải mã cho tất Led ñoạn Nhược ñiểm: cấu trúc nguyên tắc ñiều khiển phức tạp Chú ý: - Tại thời ñiểm có Led sáng, Led cịn lại tắt ðể mắt người thấy số (8 digit) sáng lên lúc thời ñiểm: Số lần hiển thị hết digit / giây : 40 lần – 200 lần TNUMBER = ms – 25 ms Giáo trình Vi xử lý 231 Biên soạn: Phạm Quang Trí Phụ lục 3: Thiết kế ngoại vi Trường ðH Công nghiệp Tp.HCM Giao tiếp với vi mạch 8255: Vi mạch 8255 vi mạch giao tiếp song song lập trình ðược sử dụng để giao tiếp song song vi ñiều khiển thiết bị điều khiển bên ngồi Sơ đồ chân chức chân vi mạch 8255 (xem hình vẽ) ⇒ ðể vi mạch 8255 hoạt động trước sử dụng 8255 ta cần phải xác ñịnh cấu hình cho 8255 → khởi động 8255 → nạp cho CWR giá trị cụ thể Cấu trúc từ ñiều khiển 8255: (xem hình vẽ) Mode 0: chế độ port xuất-nhập liệu Mode 1: chế ñộ port xuất-nhập liệu có chốt (Strobed I/O) Mode 2: chế độ port xuất-nhập liệu chiều có chốt (Strobed Bi-directional I/O) Giáo trình Vi xử lý 232 Biên soạn: Phạm Quang Trí Phụ lục 3: Thiết kế ngoại vi Trường ðH Công nghiệp Tp.HCM IC 8255 giao tiếp với vi điều khiển thơng qua bus: - Bus liệu: D0 – D7 - Bus ñịa chỉ: A0 – A7 - Bus ñiều khiển: RD\, WR\, CS\, RESET Chức chân IC giao tiếp ngoại vi 8255: - D0-D7: đường liệu truyền thơng tin mã lệnh, trạng thái liệu vi ñiều khiển IC 8255 - PA0-PA7, PB0-PB7, PC0-PC7: cổng xuất-nhập liệu 8255 với thiết bị ngoại vi Các cổng cổng xuất (Output) hay cổng nhập (Input) tùy thuộc vào lệnh ñiều khiển từ vi ñiều khiển ñưa ñến 8255, lệnh ñiều khiển ñược chứa ghi từ ñiều khiển (CWR: Control Word Register) để định cấu hình cho cổng xuất-nhập - RESET: thiết lập lại trạng thái ban ñầu cho IC 8255 - CS\: dùng ñể lựa chọn IC 8255 vi ñiều khiển giao tiếp với nhiều IC 8255 - A0, A1: dùng ñể chọn lựa cổng xuất-nhập (PA, PB, PC) ghi từ ñiều khiển (CWR) giao tiếp với vi ñiều khiển A1 0 1 Giáo trình Vi xử lý A0 1 D0 – D7 PA0 – PA7 PB0 – PB7 PC0 – PC7 CWR0 – CWR7 233 Bus liệu Port A Port B Port C Thanh ghi từ ñiều khiển Biên soạn: Phạm Quang Trí Phụ lục 3: Thiết kế ngoại vi Trường ðH Công nghiệp Tp.HCM ⇒ Ví dụ: Xác định giá trị nạp cho CWR để xác định cấu hình hoạt động 8255 sau: Port A: xuất – Port B: xuất – Port C: xuất → CWR = 80H Port A: nhập – Port B: xuất – Port C: nhập → CWR = 99H Port A: xuất – Port B: nhập – Port CL: nhập, CH: xuất → CWR = 83H Qui trình khởi ñộng vi mạch 8255 (nạp giá trị cấu hình 8255 cho CWR): Giáo trình Vi xử lý 234 Biên soạn: Phạm Quang Trí Phụ lục 3: Thiết kế ngoại vi Trường ðH Công nghiệp Tp.HCM Bài tập: Thiết kế kit vi điều khiển có ngoại vi sau: EPROM 4KB, SRAM KB, PPI 8255 Bài tập: Thiết kế kit vi điều khiển có ngoại vi sau: EPROM 2764 (0000H-1FFFH), SRAM 6264 (2000H-3FFFH), PPI 8255 (A000H-BFFFH E000H-FFFFH) Giáo trình Vi xử lý 235 Biên soạn: Phạm Quang Trí 31 19 18 39 38 37 36 35 34 33 32 Giáo trình Vi xử lý X1 12 MHz CON1 PORT 1 AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 30p C3 30p C2 EA RST X1 X2 P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 P0.0/AD0 P0.1/AD1 P0.2/AD2 P0.3/AD3 P0.4/AD4 P0.5/AD5 P0.6/AD6 P0.7/AD7 U1 8051 40 20 30 29 10 11 12 13 14 15 16 17 21 22 23 24 25 26 27 28 + +5V R2 8K2 VCC GND ALE PSEN P3.0/RXD P3.1/TXD P3.2/INT0 P3.3/INT1 P3.4/T0 P3.5/T1 P3.6/WR P3.7/RD P2.0/A8 P2.1/A9 P2.2/A10 P2.3/A11 P2.4/A12 P2.5/A13 P2.6/A14 P2.7/A15 Phụ lục 3: Thiết kế ngoại vi 11 ALE R1 100 13 14 17 18 AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 SW1 RESET SW C1 10uF +5V ALE PSEN WR RD A8 A9 A10 A11 A12 LE OE D0 D1 D2 D3 D4 D5 D6 D7 U2 Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 74LS373 12 15 16 19 A0 A1 A2 A3 A4 A5 A6 A7 23 22 19 21 +5V A13 A14 A15 PSEN 20 18 A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 BUS SYSTEM O0 O1 O2 O3 O4 O5 O6 O7 2732 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74LS138 236 G1 G2A G2B A B C U7 ROM 4KB 000H-FFFH OE/VPP CE A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 U3 15 14 13 12 11 10 9 10 11 13 14 15 16 17 AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 +5V RD WR A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 OE WE CS1 CS2 A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 U4 D0 D1 D2 D3 D4 D5 D6 D7 6264 11 12 13 15 16 17 18 19 RAM 8KB 0000H-1FFFH 22 27 20 26 10 25 24 21 23 AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 34 33 32 31 30 29 28 27 35 36 A0 A1 RD WR 35 36 34 33 32 31 30 29 28 27 AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 RD WR A0 A1 AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 Kit vi điều khiển 8051 có EPROM 4KB, SRAM KB, PPI 8255 8255 PC0 PC1 PC2 PC3 PC4 PC5 PC6 PC8 PB0 PB1 PB2 PB3 PB4 PB5 PB6 PB7 PA0 PA1 PA2 PA3 PA4 PA5 PA6 PA7 8255 PC0 PC1 PC2 PC3 PC4 PC5 PC6 PC8 PB0 PB1 PB2 PB3 PB4 PB5 PB6 PB7 PA0 PA1 PA2 PA3 PA4 PA5 PA6 PA7 14 15 16 17 13 12 11 10 18 19 20 21 22 23 24 25 40 39 38 37 14 15 16 17 13 12 11 10 18 19 20 21 22 23 24 25 40 39 38 37 8 8 8 CON6 PORT C CON5 PORT B CON4 PORT A CON3 PORT C CON2 PORT B CON1 PORT A Biên soạn: Phạm Quang Trí I/O 4000H-5FFFH RESET RD WR CS A0 A1 D0 D1 D2 D3 D4 D5 D6 D7 U6 I/O 2000H-3FFFH RESET RD WR CS A0 A1 D0 D1 D2 D3 D4 D5 D6 D7 U5 Trường ðH Cơng nghiệp Tp.HCM Giáo trình Vi xử lý +5V 40 20 30 29 10 11 12 13 14 15 16 17 21 22 23 24 25 26 27 28 VCC GND ALE PSEN P3.0/RXD P3.1/TXD P3.2/INT0 P3.3/INT1 P3.4/T0 P3.5/T1 P3.6/WR P3.7/RD P2.0/A8 P2.1/A9 P2.2/A10 P2.3/A11 P2.4/A12 P2.5/A13 P2.6/A14 P2.7/A15 U1 Giao tiếp với bàn phím: Phụ lục 3: Thiết kế ngoại vi EA RST X1 X2 P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 P0.0/AD0 P0.1/AD1 P0.2/AD2 P0.3/AD3 P0.4/AD4 P0.5/AD5 P0.6/AD6 P0.7/AD7 8051 31 19 18 39 38 37 36 35 34 33 32 +5V 30p C3 30p C2 X1 12 MHz 237 R5 8K2 C1 10uF + +5V D C SW1 RESET SW A E R6 100 B F Biên soạn: Phạm Quang Trí R1 10K R2 10K R3 10K R4 10K +5V Trường ðH Công nghiệp Tp.HCM Phụ lục 3: Thiết kế ngoại vi Trường ðH Công nghiệp Tp.HCM III NGOẠI VI ðIỀU KHIỂN CƠNG SUẤT: xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx Ví dụ: dãy LED, bóng ñèn, cuộn dây nam châm ñiện, relay, cuộn dây ñộng cơ, … • Một số kiểu mạch giao tiếp thiết bị điều khiển cơng suất: PIN PORT Vcc Vcc Tải Tải PIN PORT Đệm dùng cổng logic (cổng logic sử dụng loại OC: Output Collector) Vcc Vcc Rx Taû i Q PIN POR T Rx Tả i Q PIN PORT Đệ m dù ng transistor công suất (transistor sử dụ ng loại có dòng Ic > lầ n dòn g tả i) +5V VDC Taûi DC Rx U1 Rx U1 +5V Taûi AC VAC PIN PORT VAC PIN PORT Giao tiếp tải DC cách ly Giáo trình Vi xử lý Giao tiếp tải AC cách ly 238 Biên soạn: Phạm Quang Trí Phụ lục 3: Thiết kế ngoại vi Trường ðH Công nghiệp Tp.HCM Vcc Vcc Ry COM LED1 LEDx NC NO RELAY Vcc (V) Rx Q PIN PORT Rx Q PIN PORT Giao tiếp với relay Giao tiếp dãy Led MOTOR STEPPER Rx Q PIN PORT Rx Q Rx Q PIN PORT PIN PORT +5V Rx Q PIN PORT Giao tiếp với động bước (dùng transistor) U1 10 OUT1 OUT2 OUT3 OUT4 OUT5 OUT6 OUT7 OUT8 18 17 16 15 14 13 12 11 MOTOR STEPPER COM +5V IN1 IN2 IN3 IN4 IN5 IN6 IN7 IN8 PIN PORT PIN PORT PIN PORT PIN PORT 5 ULN2801 - ULN2804 Giao tieáp với động bước (dùng vi mạch) +5V Giáo trình Vi xử lý 239 Biên soạn: Phạm Quang Trí ... CHƯƠNG PHẦN CỨNG CHIP VI ðIỀU KHIỂN 8051 I TỔNG QUÁT: Giới thiệu chung: MCS-51 họ vi ñiều khiển hãng Intel Vi mạch tổng quát họ MCS-51 chip 8051 Chip 8051 có số ñặc trưng sau: - Bộ nhớ chương trình... hoạt động Giáo trình Vi xử lý Biên soạn: Phạm Quang Trí Chương 1: Giới thiệu chung vi xử lý Trường ðH Công nghiệp Tp.HCM VII VI XỬ LÝ – VI ðIỀU KHIỂN: ðể phân biệt vi xử lý vi ñiều khiển ta dựa... (ROM) - Bộ nhớ liệu bên trong: 128 byte (RAM) - Bộ nhớ chương trình bên ngồi: 64 KB (ROM) - Bộ nhớ liệu bên ngoài: 64 KB (RAM) - port xuất nhập (I/O port) bit - ñịnh thời 16 bit - Mạch giao tiếp