Ứng dụng tính chất trải phổ CDMA vào truyền thoại và dữ liệu cho hãng xe taxi

ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH TRƯỜNG I HC BCH KHOA àà ảả PHM GIA NGUYN NG DNG TÍNH CHẤT TRẢI PHỔ CDMA VÀO TRUYỀN THOẠI VÀ DỮ LIỆU CHO HÃNG XE TAXI Chuyên ngành : Kỹ thuật Vô Tuyến Mã số ngành: 2.07.01 Điện tử LUẬN VĂN THẠC SĨ THÀNH PHỐ HỒ CHÍ MINH, tháng 07 năm 2004 CƠNG TRÌNH ĐƯỢC HỒN THÀNH TẠI TRƯỜNG ĐẠI HỌC BÁCH KHOA ĐẠI HỌC QUỐC GIA TP HỒ CHÍ MINH Cán hướng dẫn khoa học: Thạc Sĩ Tống Văn On Cán chấm nhận xét 1: Cán chấm nhận xét 2: Luận văn thạc sĩ bảo vệ HỘI ĐỒNG CHẤM BẢO VỆ LUẬN VĂN THẠC SĨ TRƯỜNG ĐẠI HỌC BÁCH KHOA, ngày .tháng năm Đại học Quốc Gia Tp Hồ Chí Minh TRƯỜNG ĐẠI HỌC BÁCH KHOA CỘNG HÒA XÃ HỘI CHỦ NGHĨA VIỆT NAM Độc lập – Tự – Hạnh Phúc NHIỆM VỤ LUẬN VĂN THẠC SĨ Họ tên học viên: PHẠM GIA NGUYỄN Sinh: 05/1979 Chuyên ngành : Kỹ thuật Vô tuyến Điện Tử Phái : Nam Nơi sinh : An Giang Mã số:2.07.01 I TÊN ĐỀ TÀI: Ứng dụng tính chất trải phổ CDMA để truyền thoại liệu cho hãng xe taxi II NHIỆM VỤ VÀ NỘI DUNG: Dùng ngôn ngữ VHDL để thiết kế thi công chip FPGA để thực trải phổ giải trải phổ cho tín hiệu thoại liệu cho nội hãng xe taxi, để bảo mật nội dung trao đổi liệu III NGÀY GIAO NHIỆM VỤ: IV NGÀY HOÀN THÀNH NHIỆM VỤ: 30 tháng 07 năm 2004 V HỌ VÀ TÊN CÁN BỘ HƯỚNG DẪN: ThS Tống Văn On VI HỌ VÀ TÊN CÁN BỘ CHẤM NHẬN XÉT 1: VII HỌ VÀ TÊN CÁN BỘ CHẤM NHẬN XÉT 2: CÁN BỘ HƯỚNG DẪN CÁN BỘ NHẬN XÉT CÁN BỘ NHẬN XÉT Nội dung đề cương luận văn thạc sĩ Hội Đồng Chuyên ngành thông qua Ngày tháng .năm 2004 TRƯỞNG PHÒNG ĐÀO TẠO SĐH CHỦ NHIỆM NGÀNH Lời cảm ơn Luận án tốt nghiệp môn học dùng để kiểm tra kiến thức suốt trình học tập, đánh giá khả từ lý thuyết đến thực hành học viên Để có kiến thức khả trên, nổ lực, kiên trì thân chăm sóc gia đình cịn có tận tình giúp đỡ quý Thầy cô môn tồn trường Em xin bày tỏ lịng biết ơn sâu sắc đến quý Thầy Cô, đặc biệt Thầy Tống Văn On, thầy khơng tận tình hướng dẫn kiến thức, cung cấp phương tiện mà tạo điều kiện thuận lợi cho em trình làm luận văn Cũng xin gởi đến bạn bè gần xa giúp đỡ tôi, động viên lời cảm ơn chân thành Dù cố gắng hết sức, khả cịn hạn chế nên Luận văn khó tránh khỏi sai sót, kính mong q thầy thơng cảm hướng dẫn thêm Tháng năm 2004 Phạm Gia Nguyễn TÓM TẮT Trong năm đầu thập niên 1990, ngành công nghệ điện tử đứng trước nhu cầu ngày tăng máy tính cá nhân, tế bào điện thoại thiết bị viễn thông tốc độ cao Trước cạnh tranh để chia thị trường, nhà cung cấp phải tạo sản phẩm thỏa mãn yêu cầu sau: • Đa • Hiệu suất cao • Giá thành thấp Để làm điều này, nhà cung cấp phải tạo hệ thống phức tạp mà với thiết bị IC (integrated Circuit) diện tích mạch in phải nhỏ Khó khăn nhà cung cấp kỹ sư thiết kế họ phải đối phó với gia tăng độ phức tạp thiết kế ngày cao đồng thời phải nhanh chóng đưa sản phẩm thị trường Tình làm nảy sinh cho phương pháp luận đại thích nghi việc thiết kế kiểm tra Các thiết bị logic lập trình mật độ cao VHDL trở thành phần tử cốt yếu phương pháp luận Mục tiêu luận văn vận dụng ngôn ngữ mô tả phần cứng VHDL phương pháp thiết kế TOP-DOWN để thiết kế thi công phần cứng hệ thống truyền bảo mật tín hiệu thoại liệu nội hãng xe taxi Các kết đạt xem sở tốt cho ứng dụng thiết kế phần cứng sau CHỮ VIẾT TẮT ASK : Amplitude shift keying ADC : Analog digital convertor AMI :Alaternate Mark Inversion BCS: Block Sum Check BPSK : Binary Phase shift keying CDM: Code division multiplex CRC: Cyclic Redundancy Check) CPU : Central Proccessing Unit DAC : Digital to Analog converter DLE :Data link escape DPSK :Diferential PSK DTE: Data Terminal Equipment DPLL: Digital Phase Locked loops ETX: End of TeXt FDM : Frequency Division Multiplex FPGA: Field - Programmable Gate Array FSK : Frequency shift keying ISDN : Integrated Switching Digital Network LAN: Local Area Network NRZ :Non-Return to Zero NRZI :Non Return to Zero – Inverted MPGA: Mask–Programmable Gate Array RAM : Random Access Memory RZ: Return to Zero SIPO: Serial In Parallel Out STX :start of frame STP: Shielđe Twister Pair SRAM: Static RAM OOK: on-off keying PCM : Pulse code multiplex PISO : Parallel In – Serial Out PLA: Programmable Logic Array PLD:Progammble Logic Device PLL : Phase locked loops PSK: Phase shift keying QAM: Quadranture Amplitude modulation QPSK : Quarature PSK TDM: Time Division Multiplex VCO: Voltage controlled oscillator VCXO : Voltage controlled crystal oscillator WAN: Wide Area Network UTP: unshielded Twister Pair MỤC LỤC KÊNH TRUYỀN I.1 Kênh truyền hữu tuyến: .5 I.1.1 Dây mở: I.1.2 Dây xoắn: I.1.3 Cáp đồng trục:( Coaxial Cable) I.1.4 Sợi quang (Optical Fibre): I.2 Kênh truyền vô tuyến: I.2.1 Vệ tinh: I.2.2 Vi ba (microwave) I.2.3 Radio PHƯƠNG THỨC TRUYỀN .9 II.1 Truyền theo band sóng II.2 Truyền theo phương thức điều chế II.3 Ghép kênh TRUYỀN DỮ LIỆU 10 III.1 Truyền tín hiệu băng gốc 11 III.2 Truyền tín hiệu dãi thông: 11 ĐỒNG BỘ TÍN HIỆU .12 IV.1 Thông tin nối tiếp bất đồng 12 IV.1.1 Đồng bit: .12 IV.1.2 Đồng ký tự 15 IV.1.3 Đồng khung 15 IV.2 Thông tin nối tiếp đồng 16 IV.2.1 Nguyên tắc đồng bit: 16 IV.2.2 Mã hóa giải mã tín hiệu đồng hồ: .18 IV.2.3 Mạch vịng khóa pha số: 21 IV.2.4 Các lược đồ lai .28 IV.2.4 Truyền đồng thiên hướng ký tự 29 IV.2.5 Truyền đồng thiên hướng bit .31 CÁC PHƯƠNG PHÁP PHÁT HIỆN LỖI KHI TRUYỀN 35 V.1 Phương pháp Echoing: 35 V.2 Phương pháp lặp lại: .35 V.3 Phương pháp kiểm tra chẳn lẽ parity: .36 V.4 Phương pháp kiểm tra tổng khối (Block Sum Check BSC): .37 LUẬN VĂN TỐT NGHIỆP CAO HỌC K13 HVTH: PHẠM GIA NGUYỄN V.5 Phương pháp kiểm tra mã vòng CRC: .38 MẠCH TẠO DAO ĐỘNG 40 VI.1 Các vấn đề chung mạch tạo dao động 40 VI.2 Điều kiện tạo dao động đặc điểm mạch dao động 40 VI.3 Ổn định biên độ tần số dao đông .43 VI.3.1 Ổn định biên độ : .43 VI.3.2 Ổn định tần số: 43 VI.4 Mạch tạo dao động ba điểm 45 VI.4.1 Mạch tạo dao động ba điểm điện cảm (mạch dao động Harly) .46 VI.4.2 Mạch tạo dao động ba điểm điện dung(mạch dao động colpits ) 47 VI.4.3 Mạch tạo dao động Clapp 48 VI.5 Các mạch dao đôngj dùng thạch anh .49 VI.5.1 Mạch tương đương tính chất thạch anh .49 VI.5.2 Mạch tạo dao động dùng thạch anh với tần số cộng hưởng song song 51 VI.5.3 Mạch tạo dao đông dùng thạch anh với tần số cộng hưởng nối tiếp 51 VI.6 Mạch tạo dao động dùng RC 52 VI.6.1 Đặc điểm chung tạo dao động dùng RC 52 VI.6.2 Bộ dao động dùng mạch di pha hồi tiếp 53 VI.7 Phương pháp tính tốn mạch dao động 55 VỊNG KHỐ PHA PLL 57 VII.1 Những ưu nhược điểm vịng khố pha PLL: 57 VII.1.1 Khả hoạt động tần số cao: 57 VII.1.2 Sự độc lập khả chọn lọc điều hưởng tần số trung tâm 57 VII.1.3 Dễ dàng việc điều hưởng: .57 VII.2 Sơ đồ khối nguyên lý hoạt động PLL: 58 VII.3 Các khối PLL: .61 VII.3.1 Bộ tách sóng pha: 61 VII.3.2 Bộ lọc thông thấp (LTT): .62 VII.3.2 Bộ lọc thông thấp (LTT): .63 VII.3.3 Bộ tạo dao động điều khiển điện áp VCO (Voltage Controlled Oscilator) .63 ĐIỀU CHẾ TÍN HIỆU 65 VIII.1 Khái niệm chung vể điều chế: 65 VIII.1.1 Định nghĩa: 65 VIII.1.2 Ngoài ra, việc chế có tác dụng sau: .65 VIII.1.3 Nguyên lý điều chế 66 VIII.1.4 Phân loại điều chế: 66 VIII.2 Giới thiệu dạng điều chế số: 66 VIII.2.1 ASK ( Aplitude shift keying) 67 LUẬN VĂN TỐT NGHIỆP CAO HỌC K13 HVTH: PHẠM GIA NGUYỄN VIII.2.2 PSK (Phase shift keying) 67 VIII.2.3 FSK ( Frequency shift keying) 72 VIII.2.4 Điều chế QAM 72 CÔNG NGHỆ FPGA .77 IX.1 Tổng quát FPGA : 77 IX.1.1 Giới thiệu: .77 IX.1.2 Cấu trúc FPGA 80 IX.1.3 Các logic block 81 IX.1.4 Các nguồn kết nối 81 IX.1.5 Ứng dụng FPGA .82 IX.1.6 Quá trình cài đặc 83 IX.1.7 Các cơng nghệ lập trình chip 86 IX.1.7.1 Công nghệ lập trình dùng RAM tónh 86 IX.1.7.2 Công nghệ lập trình dùng cầu chì nghịch (anti-fuse) 88 IX.1.7.3 Công nghệ lập trình dùng EPROM EEPROM 89 Bảng 1.1 Tóm tắt công nghệ lập trình chip 91 IX.2 Ngôn ngữ VHDL: 93 IX.2.1 Khái quát ngôn ngữ VHDL: 93 IX.2.2 Ngôn ngữ VHDL: 94 THIẾT KẾ VÀ THI CÔNG 111 X.1 Mơ hình truyền thơng hãng xe taxi: 111 X.2 Sơ đồ khối hệ thống : .112 X.1 Bên phát: 113 X.1.1 Biến đổi ADC: 113 X.1.2 Khối CLOCK: .115 X.1.3.Khối thu DAC trải phổ : 116 X.1.4 Khối phát cao tần: 121 X.2.1 Khối thu RF: 123 X.2.2 Khối giải điều chế ,giải trải phổ tách khung DAC, xuất liệu 124 X.2.3 Biến đổi DAC: 126 KẾT QUẢ MÔ PHỎNG VÀ THI CÔNG .128 XI.1 Bên phát: 128 XI.1.1 Khối tạo xung 512KHz: .128 XI.1.2 Khối ADC_START: 128 X1.1.3 Khối ADC_OE: 128 X1.1.4 Khối tạo xung clock 128KHz: 129 XI.1.5 Khối chuyển từ song song sang nối tiếp đọc liệu từ ADC0809 chèn tín hiệu đồng khung 129 XI.1.6 Khối trải phổ tín hiệu sau chèn khung: 129 XI.2 Khối thu: .130 XI.2.1 Khối chuyển từ nối tiếp sang song song: .130 LUẬN VĂN TỐT NGHIỆP CAO HỌC K13 HVTH: PHẠM GIA NGUYỄN 140 tmpps