Thiết kế tạo bộ điều khiển PID điều khiển mạch điện : Luận văn ThS. Kỹ thuật Điện tử-viễn thông : 2 07 00

ĐẠI HỌC QUỐC GIA HÀ NỘI TRƯỜNG ĐẠI HỌC CÔNG NGHỆ Đoàn Hữu Chức THIẾT KẾ CHẾ TẠO BỘ ĐIỀU KHIỂN PID ĐIỀU KHIỂN MẠCH ĐIỆN LUẬN VĂN THẠC SĨ Hà Nội - 2007 MỤC LỤC Trang LỜI CAM ĐOAN MỤC LỤC BẢNG CHỮ VIẾT TẮT LỜI NĨI ĐẦU Chương Phân t ích thiết kế hệ thống điều khiển tự dộng 1.1 Phép biến đổi Laplace 1.1.1 Phép biến đổi Laplace thuận 1.1.2 Phép biến đổi Laplace ngược 11 1.1.2.1 Biến đổi ngược hàm hữu tỷ 11 1.1.2 Phương pháp thặng dư 12 1.2 Phép biến đổi Z 14 1.2.1 Tín hiệu xung 14 1.2.2 Tốn tử Z thuận 15 1.2.3 Toán tử Z ngược 18 1.3 Các thành phần hệ thống điều khiển 22 1.3.1 Đặc tính tần số biên pha 22 1.3.2 Khâu khuếch đại 24 1.3.3 Khâu tích phân 25 1.3.4 Khâu vi phân 25 1.4 Tính ổn định hệ thống điều khiển tự động 26 1.4.1 Tiêu chuẩn ổn định đại số Routh – Hurwitz 27 1.4.2 Tiêu chuẩn ổn định tần số 31 1.5 Hệ thống điều khiển xung số Chương Bộ điều khiển PID 33 38 2.1 Bộ điều khiển PID liên tục 39 2.1.1 Sử dụng mô hình bậc có trễ đối tượng 40 2.1.2 Xác định tham số thực nghiệm 43 2.1.3 Phương pháp Chien - Hrones - Reswick 45 2.1.4 Phương pháp tổng T Kuhn 47 2.2 Bộ điều khiển PID số 52 2.2.1 Nguyên lý điều khiển PID số 52 2.2.2 Xác định tham số cho PID số thực nghiệm 54 Chương Thực nghiệm thiết kế điều khiển PID 57 3.1 Bộ điều khiển tương tự kiểu PID 57 3.1.1 Thiết kế điều khiển 57 3.1.2 Đo đặc thực nghiệm 66 3.2 Bộ điều khiển tốc độ mô - tơ theo luật PID ghép nối máy vi 72 3.2.1 Thiết kế hệ thống ghép nối máy tính điều khiển mơ - tơ 72 3.2.2 Thực nghiệm 76 tính DC Kết luận 86 Tài liệu tham khảo 87 Phụ lục 88 Bảng chữ viết tắt ADC Analog to Digital Converter Bộ biến đổi tương tự - số DAC Digital to Analog Converter Bộ biến đổi số - tương tự MIMO Multi Input - Multi Output Nhiều lối vào - Nhiều lối MISO Multi Input – Single Output Nhiều lối vào - Một lối PID Proportional - Integral - Derivative Tỷ lệ - tích phân - vi phân PWM Pulse Width Modulation Điều chế độ rộng xung SIMO Single Input – Multi Output Một lối vào - Nhiều lối SISO Single Input – Single Output Một lối vào - Một lối ZOH Zero Order Hold Lưu giữ cấp không CHƢƠNG PHÂN TÍCH THIẾT KẾ HỆ THỐNG ĐIỀU KHIỂN TỰ ĐỘNG Hệ thống điều khiển tự động hệ thống xây dựng từ ba phận chủ yếu: - Thiết bị điều khiển C (Controller) - Đối tượng điều khiển O (Object) - Thiết bị đo lường M (Measuring device) Đây hệ thống có phản hồi, cịn gọi hệ thống điều khiển vịng kín (closed-loop contrrol) Sơ đồ khối hệ thống hình 1.1 đây: x u e C y(t) O z M Hình 1.1 Sơ đồ khối hệ thống điều khiển tự động Đây sơ đồ khối đơn giản tổng quát Các tín hiệu tác động hệ thống bao gồm: - x: tín hiệu vào (tạo điểm đặt) y: tín hiệu u: tín hiệu điều khiển tác động lên đối tượng O z: tín hiệu phản hồi - e: độ lệch cần điều chỉnh Phân tích hay thiết kế hệ thống điều khiển tự động cần phải xác định đặc tính khâu Cơng cụ tốn học thường dùng cho q trình phân tích thiết kế phép biến đổi, cho phép thay phép tính thực khó khăn theo biến thời gian phép tính miền khơng gian khác tính tốn thuận lợi Khi tín hiệu liên tục, biến đổi Laplace sử dụng; tín hiệu rời rạc sử dụng phép biến đổi Z Trên sở cơng cụ tốn học đó, việc phân tích đặc tính động học khâu điều khiển tiến hành, cho phép phân tích khả điều khiển tính ổn định hệ thống, sở cho phép có kết thiết kế tối ưu Dưới tổng quan vấn đề vừa nêu [5] 1.1 Phép biến đổi Laplace Phép biến đổi Laplace quan trọng phân tích hay thiết kế hệ thống điều khiển mà tín hiệu x(t) thường gặp tín hiệu nhân (nghĩa x(t) = t < 0) Dưới đặc điểm quan trọng phép biến đổi 1.1.1 Phép biến đổi Laplace thuận Nếu tín hiệu x(t) thoả mãn điều kiện: - x(t) = với t < 0,  -  x(t )e t dt <  với  dương đủ lớn, - x(t) khoảng hữu hạn liên tục khúc, - Tại điểm không liên tục t0 thoả mãn x(t0) = [ x(t0 - 0) + x(t0 + 0)]/2, - x(t) khoảng hữu hạn có hữu hạn điểm cực trị , tồn cặp biến đổi sau:  X(s) = L{x(t)}=  x(t )e  st dt (1.1) x(t) L-1{X(s)} = c  j X ( s)e st ds  2j c  j (1.2) s = c+j c> Giá trị  gọi bán kính hội tụ tích phân Hàm phức X(s) tính gọi ảnh Laplace tín hiệu gốc x(t) Phép biến đổi Laplace có tính chất quan trọng sau: Tính chất đơn ánh: Phép biến đổi Laplace ánh xạ - một, tức x(t)  y(t) ta có X(s)  Y(s) Tính chất tuyến tính: Phép biến đổi Laplace tốn tử tuyến tính Nếu x(t) có ảnh X(s) y(t) có ảnh Y(s) tổng tuyến tính z(t) = x(t) + y(t) có ảnh là: Z(s) = X(s) + Y(s) (1.3) Phép dịch trục: Nếu có X(s) ảnh Laplace x(t) ảnh y(t) = x(t - T) là: Y(s) = X(s) e-sT (1.4) Phép nén: Nếu X(s) ảnh Laplace x(t) ảnh y(t) = x(t) e-t là: Y(s) = X(s + ) (1.5) Ảnh tích chập: Nếu X(s) Y(s) ảnh x(t), y(t) tích chập:  z = x(t)*y(t) =  x( ) y (t   )d (1.6)  có ảnh Laplace là: Z(s) = X(s)Y(s) (1.7) Ảnh tích phân: Nếu X(s) ảnh x(t) tích phân t y(t) =  x( )d có ảnh Laplace là: Y(s) = X(s)/s (1.8) Ảnh vi phân: Nếu X(s) ảnh x(t) vi phân y(t) = dx(t)/dt có ảnh là: Y(s) = sX(s) (1.9) Đạo hàm ảnh: Nếu X(s) ảnh tín hiệu nhân x(t) Y(s) ảnh tín hiệu nhân y(t) = tnx(t) thì: Y ( s)  (1) n d n X ( s) (1.10) ds n Định lý giới hạn thứ nhất: Nếu tồn giới hạn lim x(t ) ta có: t  lim x(t )  lim sX ( s) t  s0 X(s) ảnh Laplace x(t) (1.11) 10 Định lý giới hạn thứ hai: Nếu tồn giới hạn lim x(t ) ta có: t  x(0)  lim x(t )  lim sX ( s) t 0 (1.12) s X(s) ảnh Laplace x(t) Các tính chất phép dịch trục hai tính chất phát biểu dạng định lý giới hạn có ý nghĩa đặc biệt quan trọng việc xác định giá trị tín hiệu nhân x(t) trực tiếp từ ảnh Laplace X(s) mà khơng cần thực biến đổi ngược Tất nhiên để thực điều kiện phải tồn giới hạn lim x(t ) hay t  lim x(t ) Xét số ví dụ biến đổi Laplace t 0 Ví dụ Nếu tín hiệu x(t) biểu diễn x(t) = k với t0 có ảnh Laplace là:  X ( s)  k  e  st dt  k s Ví dụ Áp dụng tính chất phép nén biến đổi Laplace ví dụ ta có ảnh tín hiệu x(t) = e-t1(t) có ảnh Laplace sau: X ( s)  k s  Ví dụ Nếu tín hiệu tăng dần x(t) = t1(t) ảnh Laplace là:  X ( s)   te  st dt  te  st s    st  e s dt  s2 Ví dụ Từ ví dụ ta có ảnh Laplace tín hiệu x(t) = k(1 – e-t/T) sau: X ( s)  k s(1  T ) Ví dụ Từ ví dụ áp dụng số tính chất ta có ảnh Laplace tín hiệu x(t)= tke-t1(t) sau: X ( s)  k! ( s   )k 1 11 Ví dụ Xét hai tín hiệu nhân quả: x(t) = e-jat = cosat – jsinat y(t) = ejat = cosat + jsinat Theo kết ví dụ ảnh Laplace hai tín hiệu X (s)  s  ja ) Y (s)  s  ja ) Từ ta có: L{cos at}  s s  a2 L{sin at}  a s  a2 1.1.2 Phép biến đổi Laplace ngƣợc Việc biến đổi Laplace ngược việc tìm tín hiệu x(t) từ ảnh Laplace X(s) tín hiệu Hiển nhiên thực từ định nghĩa phép biến đổi trực tiếp từ biểu thức (1.2) Trong thực tế, với lớp tín hiệu x(t) có dạng ảnh Laplace đặc biệt, hai phương pháp đơn giản thường dùng [2]: 1.1.2.1 Biến đổi ngược hàm hữu tỷ Nếu X(s) có dạng hàm hữu tỷ: B( s) b0  b1s   bm s m X ( s)   A( s) a0  a1s   a n s n với m < n (1.13) thực bước để phân tích thành tổng hàm phân thức tối giản: l rk X ( s)  A    Aki k 1 l 1 ( s  a k ) i  Bk ( s   k )  C k  k (s   k )   Trong A, Aki, Bk, Ck số, ak điểm cực thực bội, rk, k +jk điểm cực phức X(s), nói cách khác chúng nghiệm A(s)=0 Sau xác định hàm gốc hàm phân thức tối giản Ví dụ Cho tín hiệu có ảnh Laplace biểu diễn sau: X ( s)  s (1  s) 12 Sử dụng phương pháp để tìm x(t) Phân tích X(s) thành tổng phân thức tối giản thu được: X ( s)  1   1 s s s Từ tín hiệu x(t) = (e-t –1 +t)1(t) Phương pháp thặng dư 1.1.2.2 Trong biến đổi ngược X(s) có dạng hàm hữu tỷ biểu thức (1.13) vừa trình bày cho thấy ngồi số hữu hạn điểm cực nghiệm của A(s) = 0, lại điểm khác X(s) xác định có đạo hàm vơ hạn lần Nói cách khác X(s) hàm giải tích ngồi hữu hạn điểm cực hữu hạn Dạng tín hiệu x(t) nhận lại hoàn toàn định vị trí điểm cực mặt phẳng phức Từ nhận xét có phương pháp thặng dư (residuence) để xác định ngược tín hiệu x(t) từ ảnh Laplace X(s) nó, X(s) hàm giải tích trừ vài điểm cực rời hữu hạn, tức khơng có điểm cực s=  hay limX(s) <  s Những hàm có tính chất gọi chung hàm meromorph Bắt đầu từ biểu thức định nghĩa biến đổi Laplace ngược (1.2) x(t) = L {X(s)} = j -1 c  j st et  X ( s)e ds  j  X ( s)e ds c  j (1.14) C Trong C đường cong khép kín chứa đường thẳng c + j với  chạy từ - đến +  bán kính hội tích phân (hình 1.2) Chiều C chiều chọn để phù hợp với chiều  từ - đến + Hình 1.2 Mơ tả phƣơng pháp residuence 80  Điều khiển ON-OFF dùng cho trường hợp tải điện cảm mơ-tơ khơng ổn định, gây xung giật tạo khoảng chết (dead zone) vùng tác dụng điều chỉnh tốc độ Hình 3.28 Giao diện điều khiển trực tiếp Hình 3.28 Giao diện điều khiển ON-OFF 81  Dưới giao diện mô-đun điều khiển tốc độ mô-tơ theo luật PID (hình 3.29) Cấu tạo giao diện gồm phím điều khiển ảo, thị số đồ họa: - Phím đặt tốc độ: từ 200 rpm tới 1.000 rpm - 03 chuyển mạch cho phép chế độ điều khiển P, I D - 03 phím đặt hệ số KP, KI KD - Hiện thị số độ rộng xung điều khiển - Đồ thị hiển thị phụ thuộc tốc độ mô-tơ theo thời gian giây Hình 3.29 Giao diện điều khiển PID Các thực nghiệm với điều khiển PID cho kết sau: - Chọn chế độ điều khiển tỷ lệ P với trường hợp có tải: + Với giá tri KP > 0,55 hệ bị dao động, điều khiển tốc độ 82 + Với giá trị KP < = 0,35 độ lệch tĩnh cực tiểu phải tới 150 rpm trường hợp tốc độ đặt 600 rpm Như khoảng hoạt động thực bị giảm + Với thay đổi tải từ 0,5 kg đến 2,0 kg tốc độ không bị ảnh hưởng Vậy kết luận: điều khiển kiểu P cho ổn định tốt đáp ứng tốc độ so với tải đạt tới xác điểm đặt - Chọn chế độ điều khiển tỷ lệ - tích phân PI với trường hợp có tải: + Với KP = 0,50 KI = 0,1 hệ bị dao động hệ số khuếch đại KP lớn KI chưa đủ lớn nên độ lệch tĩnh cịn lớn đến 250 rpm (hình 3.30) 71 550 Hình 3.30 Thực nghiệm với tốc độ đặt từ lên 800 rpm, KP = 0,5, KI = 0,1, KD = 83 + Giảm KP xuống 0,30 tăng KI tới 0,2 ta thấy hệ ổn định, đáp ứng đạt tới gần giá trị điểm đặt thời gian đáp ứng cịn dài (hình 3.31) Kết không bị ảnh hưởng tăng thêm tải Vậy hệ có đáp ứng tốt với tự điều chỉnh theo tải 76 800 Hình 3.31 Thực nghiệm với tốc độ đặt từ lên 800 rpm, KP = 0,3 KI = 0,2 KD = 84 + Với KP = 0,3 KI = 0,4 ta thấy đáp ứng tối ưu, hệ đạt tới điểm đặt với thời gian ngắn khơng có dao động Hình 3.32 cho thử nghiệm với việc thay đổi tốc độ đặt (coi tức thời) từ giá trị 100 rpm lên 800 rpm xuống 300 rpm 34 300 Hình 3.32 Các hệ số chỉnh tới tối ưu với KP = 0,3 KI = 0,4 KD = 85 + Hình 3.33 cho trường hợp chỉnh KP = 0,3 KI = 0,5 Ta thấy đáp ứng hệ bị dao động hệ số tích phân lớn 34 300 Hình 3.33 Hệ số KI lớn 86 KẾT LUẬN Bản Luận văn thực kết sau: - Nghiên cứu tổng quan lý thuyết điều khiển tự động với công cụ biến đổi Laplace cho hệ liên tục biến đổi Z cho hệ thống số Trên sở sâu vào tìm hiểu phương pháp điều khiển tiên tiến loại điều khiển PID - Đã thiết kế lắp ráp điều khiển PID điện tử, cho phép dùng cho điều khiển thông số điện phi điện qua khuêch đại điện tử Hệ thống đo kiểm đáp ứng tần số đáp ứng điều khiển (đáp ứng độ) - Đã thiết kế xây dựng phần cứng tối thiểu ghép nối máy tính chương trình phần mềm dựa ngơn ngữ hình tượng LABVIEW cho phép điều khiển mô-tơ DC theo luật PID Các chương trình cho phép kiểm tra tính điều khiển PID đánh giá so sánh với điều khiển trực tiếp điều khiển theo luật ONOFF xây dựng Hướng phát triển đề tài việc phát triển điều khiển qua vi điều khiển chip lơgic chun dụng khả trình FPGA hay ASIC Bản luận văn đạt mục tiêu ban đầu đề Tuy nhiên thời gian trình độ cịn hạn chế nên luận văn khơng tránh khỏi thiếu sót Trong thời gian tới em thực hoàn thiện Em xin chân thành cảm ơn PGS.TS Trần Quang Vinh tận tình hướng dẫn em hoàn thành đề tài nghiên cứu này, xin cảm ơn thầy cô Khoa Điện tử – Viễn thông, Trường Đại học Công Nghệ - Đại Học Quốc Gia Hà Nội, bạn đồng nghiệp gia đình ln động viên em suốt thời gian vừa qua 87 TÀI LIỆU THAM KHẢO Phạm Công Ngô, Lý thuyết điều khiển tự động, tập I, NXB Khoa học kỹ thuật, Hà Nội (1998) Phạm Minh Hà Kỹ thuật mạch điện tử, NXB Khoa học kỹ thuật, Hà Nội (1997), Quách Tuấn Ngọc, Xử lý tín hiệu số, NXB Giáo dục, Hà Nội (1995) Nguyễn Doãn Phước, Lý thuết điều khiển tuyến tính, Trường Đại Học Bách Khoa Hà Nội, Hà Nội (2002) Ngơ Diên Tập, Lập trình C kỹ thuật điện tử, NXB Khoa học kỹ thuật, Hà Nội (2000) Nguyễn Quốc Tuấn Chử Đức Trình, Report on the electronical PID Controller, Parma university, Italy (2003) Trần Quang Vinh, Nguyên lý phần cứng kỹ thuật ghép nối máy tinh, NXB Giáo dục, Hà Nội (2003) 88 PHỤ LUC 1 Sơ đồ khối chân tín hiệu chip PIT - 8253/54 Sơ đồ khối chân tín hiệu hình P.1, đó: 24 pin Plastic DIP B Hình P.1 Sơ đồ khối sơ đồ chân tín hiệu PIT - 8253/54 Bộ đệm số liệu (Data Bus Buffer): loại bit, hướng, trạng thái dùng để phối ghép 8253/54 với bus hệ thống PC Số liệu đệm phát thu việc chạy lệnh OUT IN CPU Nó có ba chức bản: Định trình cho chế độ hoạt động 8253/54, nạp ghi đếm đọc giá trị đếm Các mạch lôgic đọc/viết (Read Write Logic): nhận tín hiệu vào từ bus hệ thống phát tín hiệu điều khiển cho thiết bị hoạt động Nó bị cấm cho phép tín hiệu chọn chip CS nhằm không để hoạt động xảy chừng mà chip chưa chọn hệ thống PC Chân RD đảo mức thấp cho phép CPU đọc số liệu từ 8253/54 dạng giá trị đếm Chân WR đảo mức thấp cho phép CPU viết liệu vào 8253/54, thơng tin chế độ hoạt động nạp số đếm ban đầu vào đếm Hai chân A0 A1 thường nối với bit địa thấp bus địa thấp bus đại PC Khi kết hợp 89 với chân RD WR cho phép truy cập ba đếm ghi từ điều khiển theo quy luật sau: A1 0 1 0 1 A0 1 1 RD đảo 0 0 1 1 WR đảo 1 1 0 0 đọc đếm đọc đếm đọc đếm đọc từ điều khiển ( có 8254 ) viết (nạp liệu) vào đếm viết vào đếm viết vào đếm viết từ điều khiển vào ghi điều khiển Chân CS đảo chọn chip mức thấp cho phép 8253/54 hoạt động Chừng chip chưa chọn, tất hoạt động đọc viết bị ngừng Thanh ghi từ điều khiển: chọn bit A0 A1 Thông tin lưu trữ ghi điều khiển chế độ hoạt động đếm, việc chọn cách đếm ( nhị phân hay BCD ) phương thức đọc/viết ghi đếm số liệu đếm Trong 8253 ghi viết Trong 8254 đọc viết Ba đếm C0, C1 C2: đếm đếm lùi, 16 bit đặt trước giá trị đếm ban đầu Mỗi đếm có hai lối vào xung nhịp đếm, lối vào cửa GATE lối OUT Khi GATE đếm cho phép đếm Khi GATE đếm bị cấm Lập trình cho 8253/54 a Định dạng từ điều khiển Bằng lệnh vào/ra đơn giản lập trình cho hoạt động 8253/54 Bước đầu phải viết từ điều khiển vào ghi điều khiển Định dạng từ điều khiển sau: D7 SC1 D6 SC0 Trong đó: D5 RW D4 RW D3 M2 D2 M1 D1 M0 D0 BCD SC1, SC0 hai bit chọn đếm: 00: đếm chọn; 01: đếm chọn; 10: đếm chọn 11: lệnh đọc ghi từ điều khiển 8254 RW1, RW2 hai bit quy định phương thức đọc/viết: 00: lệnh chốt đếm 01: đọc/viết byte thấp 90 10: đọc/viết byte cao 11: đọc/viết byte thấp trước, byte cao sau M2, M1 M0 ba bit chọn chế độ đếm: 000 = chế độ 001 = chế độ 010 = chế độ 011 = chế độ 100 = chế độ 101 = chế độ BCD bit định dạng đếm: 0: đếm nhị phân 16 bit, từ 0h tới ffffh 1: đếm với mã BCD từ đến 9999 b Các chế độ đếm: Chế độ (Interrupt on Terminal Count): Phát sườn xung lên (thường dùng làm tín hiệu yêu cầu ngắt hệ thống) kết thúc đếm Tín hiệu lối khởi phát đặt mức thấp sau chọn chế độ đếm: số xung đếm kết thúc nhảy lên mức cao Giản đồ thời gian hình 4.6 cho khái niệm chế độ đếm với giá trị ban đầu nạp 4, đếm đếm lùi xuống tới giá trị Việc nạp lại ghi đếm gây kết sau: Nạp byte (byte thấp) làm ngừng việc đếm Nạp byte thứ hai (byte cao) khởi phát trình đếm Chế độ (Programmable Monoflop): Phát xung đơn với thời gian tồn xung biến đổi Lối OUT chuyển trạng thái xuống mức thấp khởi phát đếm trì trạng thái cho kết kết thúc đếm nhảy lên mức cao Bộ đếm khởi phát sườn lên xung cửa GATE Trong trình đếm, xung cửa xuất sườn lên đếm lại đếm lại từ giá trị ban đầu Chế độ cho phép tạo xung đơn có độ rộng biến đổi tuỳ theo giá trị nạp ban đầu Hình 4.6 minh hoạ cho giá trị nạp Chế độ (Rate Generator): Phát sóng tỷ lệ Các xung nhịp đưa vào đếm chia giá trị nạp ghi đếm Lối xuống mức thấp chu kỳ số đếm đạt sau nâng lên mức cao chu kỳ xung nhịp Quá trình lại tiếp tục Giản đồ hình 4.6 cho giá trị nạp vào đếm 4, trường hợp lối mức cao ba chu kỳ mức thấp chu kỳ nhịp Vậy tần số vào CLK chia lối OUT Chế độ (Square - Wave Generator): Phát sóng hình vuông Chế độ tương tự chế độ xung điện lối sóng vng giá trị đếm chẵn thêm chu kỳ mức cao giá trị đếm lẻ Giản đồ hình 4.6 minh hoạ chế độ Chế độ (Software - Triggered Pulse): Tạo xung phần mềm Chế độ giống chế độ xung cửa (GATE) khơng khởi phát q trình đếm mà q trình khởi phát lệnh nạp số đếm ban đầu Ngay sau nạp chế độ hoạt động, lối 91 mức cao Khi số đếm ban đầu nạp, đếm bắt đầu đếm Khi kết thúc đếm, lối nhảy xuống mức thấp chu kỳ nhịp đồng hồ lại nhảy lên mức cao Chế độ (Hardware - Triggered Pulse): Tạo xung xung cửa GATE Cũng giống chế độ 2, sườn lên xung cửa GATE khởi phát q trình đếm sau xuống mức thấp chu kỳ nhịp việc đếm kết thúc Khi trình đếm chưa kết thúc, xung cửa xuất sườn lên lần đếm lại đếm lại từ giá trị ban đầu c Viết đếm Chương trình phải thực hai thao tác viết đếm: viết từ điều khiển để xác định chế độ hoạt động đếm nạp số đếm ban đầu cho đếm Sau nạp giá trị ban đầu, đếm đếm đếm lùi từ tới Giá trị ban đầu ứng với hệ số chia tần đếm chế độ Số đếm ban đầu nạp tương đương với việc nạp số đếm cực đại 216 (đếm nhị phân) 104 (đếm BCD) d Đọc đếm Có hai chọn lựa chọn cho việc đọc đếm 8253/54: - Đọc trực tiếp hai lệnh IN - Dùng lệnh chốt đếm (counter latch command) Nếu cần đọc giá trị tức thời đếm trình đếm chưa kết thúc phải sử dụng lệnh chốt đếm lệnh đọc ghi từ điều khiển (Read - back Command) Lệnh đọc ghi từ điều khiển có 8254 Tại thời điểm lệnh chốt đếm viết vào ghi từ điều khiển, giá trị đếm chốt vào ghi đệm PIT Dưới định dạng từ điều khiển cho lệnh chốt đếm D7 D6 D5 D4 D3 D2 D1 D0 SC1 SC0 0 x x x x Trong đó: SC1, SC0 hai bit chọn đếm: 00: đếm chọn; 01: đếm chọn; 10: đếm chọn x: khơng có nghĩa (có thể đặt = 0) Lệnh đọc ghi từ điều khiển cho phép chốt giá trị đếm chốt byte lưu trữ trạng thái đếm chọn Dưới định dạng cho lệnh đọc ghi điều khiển: D7 D6 D5 D4 D3 D2 D1 D0 1 count status count2 count1 count0 92 count: = chốt giá trị đếm chọn; = không xác định status: = chốt byte trạng thái đếm chọn; = không xác định count2 = 1: chọn đếm 2, count1 = 1: chọn đếm 1, count0 = 1: chọn đếm Dưới định dạng byte trạng thái: D7 D6 D5 D4 D3 D2 D1 D0 Pin null RW RW M2 M1 M0 BCD pin: trạng thái đầu OUTx x =0, = đầu mức cao = thấp null: đếm nạp giá trị ban đầu chưa? 1=chưa nạp, chưa đọc = nạp rồi, đọc RW1, RW0, M2, M1, M0, BCD: xem phần ghi từ điều khiển TÀI LIỆU THAM KHẢO Phạm Công Ngô, Lý thuyết điều khiển tự động, tập I, NXB Khoa học kỹ thuật, Hà Nội (1998) Phạm Minh Hà Kỹ thuật mạch điện tử, NXB Khoa học kỹ thuật, Hà Nội (1997), Quách Tuấn Ngọc (1995), Xử lý tín hiệu số, NXB Giáo dục, Hà Nội Nguyễn Doãn Phước, Lý thuyết điều khiển tuyến tính, Trường Đại Học Bách Khoa Hà Nội, Hà Nội (2002) Ngơ Diên Tập, Lập trình C kỹ thuật điện tử, NXB Khoa học kỹ thuật, Hà Nội (2000) Nguyễn Quốc Tuấn Chử Đức Trình, Report on the electronical PID Controller, Parma university, Italy (2003) Trần Quang Vinh, Nguyên lý phần cứng kỹ thuật ghép nối máy tinh, NXB Giáo dục, Hà Nội (2003) Thank you for evaluating AnyBizSoft PDF Merger! To remove this page, please register your program! Go to Purchase Now>> AnyBizSoft PDF Merger  Merge multiple PDF files into one  Select page range of PDF to merge  Select specific page(s) to merge  Extract page(s) from different PDF files and merge into one