Thiết-kế-và-chế-tạo-hệ-thống-điều-khiển-tín-hiệu-giao-thông-cho-ngã-tư

Trường ĐHSPKT Hưng Yên Khoa: Điện- Điện Tử Đồ Án Tích Hợp Mức LỜI NĨI ĐẦU CHƯƠNG 1: GIỚI THIỆU CHUNG 1.GIỚI THIỆU CHUNG VỀ CẤU TRÚC BỘ VĐK 89C51 1.2 Sơ đồ chân tín hiệu AT89C51 1.3 Các ghi có chức đặc biệt CÁC TIÊU CHUẨN LỰA CHỌN BỘ VI ĐIỀU KHIỂN 16 LED ĐOẠN VÀ LED ĐƠN .18 3.1.Các khái niệm 18 3.2 Kết nối với vi điều khiển 20 GIAO TIẾP VI ĐIỀU KHIỂN VỚI LED ĐOẠN 22 .22 4.1 KHỐI GIẢI MÃ 23 4.1.1 Giải mã thập phân sang mã BCD 23 TỔNG QUAN VỀ HỆ THỐNG ĐIỀU KHIỂN TÍN HIỆU GIAO THƠNG 25 5.1.Yêu cầu mục đích hệ thống điều khiển tín hiệu giao thơng 25 5.2 Một số hệ thống điều khiển tín hiệu giao thơng 26 5.2.1 Hệ thống điều khiển tín hiệu giao thơng ưu tiên cho người 26 5.2.2 Hệ thống điều khiển tín hiệu giao thơng cho ngã tư 26 CHƯƠNG 2: THIẾT KẾ PHẦN CỨNG VÀ CHƯƠNG TRÌNH ĐIỀU KHIỂN .29 Mạch dao động mạch Reset: 29 1.1.Mạch dao động .29 1.2.Mạch Reset 30 1.3.Mạch hiển thị đếm ngược LED đoạn .30 1.4 Mạch hiển thị LED đơn .31 GVHD:Nguyễn Văn Vinh [1] SVTH: Phạm Xuân Bách Nguyễn Đình Ân Trường ĐHSPKT Hưng Yên Khoa: Điện- Điện Tử Đồ Án Tích Hợp Mức NHẬN XÉT VÀ ĐÁNH GIÁ CỦA GIÁO VIÊN HƯỚNG DẪN Ngày tháng năm 2019 Giảng viên hướng dẫn GVHD:Nguyễn Văn Vinh [2] SVTH: Phạm Xuân Bách Nguyễn Đình Ân Trường ĐHSPKT Hưng Yên Khoa: Điện- Điện Tử Đồ Án Tích Hợp Mức LỜI NĨI ĐẦU Với thời đại phát triển ngày vấn đề giao thông ngày trú trọng Các phương tiện tham gia giao thông gia tăng không ngừng hệ thống giao thơng ngày phức tạp Vì để đảm bảo an toàn tham gia giao thơng việc sử dụng hệ thống tín hiệu để điều khiển phân luồng nút giao thông cần thiết Qua thực tế chúng em nhận thấy vấn đề sát thực Hơn chúng em trang bị kiến thức trình nghiên cứu học tập trường chúng em chọn đề tài “ Thiết kế chế tạo hệ thống điều khiển tín hiệu giao thơng cho ngã tư ” Trong suốt q trình thực đề tài chúng em nhận hướng dẫn tận tình “Nguyễn Văn Vinh” thầy cô khoa điện- điện tử Chúng em xin chân thành cám ơn thầy cô Tuy nhiên trình thực đồ án kiến thức hiểu biết cịn hạn hẹp chúng em chưa có nhiều điều kiện khảo sát thực tế nhiều, thời gian làm đồ án không dài đồ án chúng em khơng thể tránh thiếu sót Chúng em mong thầy cô các bạn đóng góp bổ sung ý kiến để đồ án chúng em thêm hoàn thiện Chúng em xin chân thành cám ơn! GVHD:Nguyễn Văn Vinh [3] SVTH: Phạm Xuân Bách Nguyễn Đình Ân Trường ĐHSPKT Hưng Yên Khoa: Điện- Điện Tử Đồ Án Tích Hợp Mức CHƯƠNG 1: GIỚI THIỆU CHUNG 1.GIỚI THIỆU CHUNG VỀ CẤU TRÚC BỘ VĐK 89C51 Trong mục xem xét số thành viên khác họ vi điều khiển 8051 đặc điểm bên chúng Đồng thời ta điểm qua số nhà sản xuất khác sản phẩm họ có thị trường 1.1 Tóm tắt lịch sử cua AT89C51 Vào năm 1981 Hãng Intel giới thiệu số vi điều khiển gọi AT89C51 Bộ vi điều khiển có 128 byte RAM, 4K byte ROM chip, hai định thời, cổng nối tiếp cổng (đều rộng bit) vào tất đặt trênmột chip Lúc coi “hệ thống chip” AT89C51 xử lý bit có nghĩa CPU làm việc với bit liệu thời điểm Dữ liệu lớn bit chia thành liệu bit xử lý AT89C51 có tất cổng vào - I/O cổng rộng bit (xem hình 1.2) Mạc dù 8051 có ROM chip cực đại 64 K byte, nhà sản xuất lúc cho xuất xưởng với 4K byte ROM chip Điều bàn chi tiết sau AT89C51 trở nên phổ biến sau Intel cho phép nhà sản xuất khác sản xuất bán dạng biến AT89C51 mà họ thích với điều kiện họ phải để mã lại tương thích với AT89C51 Điều dẫn đến đời nhiều phiên AT89C51 với tốc độ khác dung lượng ROM chip khác bán nửa nhà sản xuất Điều quan trọng có nhiều biến thể khác AT89C51 tốc độ dung lương nhớ ROM chip, tất chúng tương thích với AT89C51 ban đầu lệnh Điều có nghĩa ta viết chương trình cho phiên chạy với phiên khác mà khơng phân biệt từ hãng sản xuất GVHD:Nguyễn Văn Vinh [4] SVTH: Phạm Xuân Bách Nguyễn Đình Ân Trường ĐHSPKT Hưng Yên Khoa: Điện- Điện Tử Đồ Án Tích Hợp Mức Bảng 1: Các đặc tính AT89C51 Đặc tính Số lượng ROM chíp 4K byte RAM 128 byte Bộ định thời Các chân vào - 32 Cổng nối tiếp Ngắt Nguồn Bộ vi điều khiển 8051: Bộ vi điều khiển 8051 thành viên họ AT89C51 Hãng Intel ký hiệu MCS51 Bảng 3.2 trình bày đặc tính AT89C51 GVHD:Nguyễn Văn Vinh [5] SVTH: Phạm Xuân Bách Nguyễn Đình Ân Trường ĐHSPKT Hưng Yên Khoa: Điện- Điện Tử Đồ Án Tích Hợp Mức 1.2 Sơ đồ chân tín hiệu AT89C51 Chức chân tín hiệu sau: - P0.0 đến P0.7 chân cổng - P1.0 đến P1.7 chân cổng - P2.0 đến P2.7 chân cổng - P3.0 đến P3.7 chân cổng - RxD: Nhận tín hiệu kiểu nối tiếp - TxD: Truyền tín hiệu kiểu nối tiếp - /INT0: Ngắt GVHD:Nguyễn Văn Vinh [6] SVTH: Phạm Xuân Bách Nguyễn Đình Ân Trường ĐHSPKT Hưng Yên Khoa: Điện- Điện Tử Đồ Án Tích Hợp Mức - /INT1: Ngắt ngồi - T0: Chân vào Timer/Counter - T1: Chân vào Timer/Counter - /Wr: Ghi liệu vào nhớ - /Rd: Đọc liệu từ nhớ - RST: Chân vào Reset, tích cực mức logic cao khoảng chu kỳ máy - XTAL1: Chân vào mạch khuyếch đaị dao động - XTAL2: Chân từ mạch khuy ếch đaị dao động - /PSEN : Chân cho phép đọc nhớ chương trình ngồi (ROM ngồi) - ALE (/PROG): Chân tín hiệu cho phép chốt địa để truy cập nhớ ngoài, On-chip xuất byte thấp địa Tín hiệu chốt kích hoạt mức cao, tần số xung chốt = 1/6 tần số dao động VĐK Nó dùng cho Timer ngồi cho mục đích tạo xung Clock Đây chân nhận xung vào để nạp chương trình cho Flash (hoặc EEPROM) bên On-chip mức thấp - /EA/Vpp: Cho phép On-chip truy cập nhớ chương trình ngồi /EA=0, - /EA=Ĩ On-chip làm việc với nhớ chương trình nội trú Khi chân cấp nguồn điện áp 12V (Vpp) On-chip đảm nhận chức nạp chương trình cho Flash bên - Vcc: Cung cấp dương nguồn cho On-chip (+ 5V) - GND: nối mass GVHD:Nguyễn Văn Vinh [7] SVTH: Phạm Xuân Bách Nguyễn Đình Ân Trường ĐHSPKT Hưng Yên Khoa: Điện- Điện Tử Đồ Án Tích Hợp Mức 1.3 Các ghi có chức đặc biệt Bảng Địa chỉ, ý nghĩa giá trị SFR sau Reset Symbol Address Reset Values Thanh ghi tích lũy 0E0h 00000000b Thanh ghi B 0F0h 00000000b Từ trạng thái chương trình 0D0h 00000000b Con trỏ ngăn xếp 81h 00000111b DP0L Byte cao trỏ liệu 82h 00000000b DP0H Byte thấp trỏ liệu 83h 00000000b * P0 Cổng 80h 11111111b * P1 Cổng 90h 11111111b * P2 Cổng 0A0h 11111111b * P3 Cổng 0B0h 11111111b * IP TG điều khiển ngắt ưu tiên 0B8h xxx00000b * IE TG điều khiển cho phép ngắt 0A8h 0xx00000b * ACC *B * PSW SP Name TMOD Điều khiển khiểu Timer/Counter 89h 00000000b * TCON TG điều khiển Timer/Counter 88h 00000000b TH0 Byte cao Timer/Counter 8Ch 00000000b TL0 Byte thấp Timer/Counter 8Ah 00000000b TH1 Byte cao Timer/Counter 8Dh 00000000b TL1 Byte thấp Timer/Counter 8Bh 00000000b Serial Control 98h 00000000b SBUF Serial Data Buffer 99h indeterminate PCON Power Control 87h 0xxx0000b * SCON GVHD:Nguyễn Văn Vinh [8] SVTH: Phạm Xuân Bách Nguyễn Đình Ân Trường ĐHSPKT Hưng Yên Khoa: Điện- Điện Tử Đồ Án Tích Hợp Mức • Có thể định địa bit, x: Khơng định nghĩa 1.3.1 Thanh ghi ACC: Là ghi tích luỹ, dùng để lưu trữ toán hạng kết phép tính Thanh ghi ACC dài bits Trong tập lệnh On-chip, thường quy ước đơn giản A 1.3.2 Thanh ghi B: Thanh ghi dùng thực phép toán nhân chia Đối với lệnh khác, xem ghi đệm tạm thời Thanh ghi B dài bits Nó thường dùng chung với ghi A phép toán nhân chia 1.3.3 Thanh ghi SP: Thanh ghi trỏ ngăn xếp dài bit SP chứa địa liệu đỉnh ngăn xếp Giá trị tự động tăng lên thực lệnh PUSH trước liệu lưu trữ ngăn xếp SP tự động giảm xuống thực lệnh POP Ngăn xếp đặt nơi RAM on-chip, nhung sau khởi động lại hệ thống trỏ ngăn xếp mặc định trỏ tới địa khởi đầu 07h, ngăn xếp địa 08h Ta định trỏ ngăn xếp địa mong muốn lệnh di chuyển liệu thông qua định địa tức thời 1.3.4 Thanh ghi DPTR: Thanh ghi trỏ liệu (16 bit) bao gồm ghi byte cao (DPH-8bit) ghi byte thấp (DPL-8bit) DPTR dùng ghi 16 bit ghi bit độc lập Thanh ghi dùng để truy cập RAM 1.3.5 Ports to 3: PO, Pl, P2, P3 chốt cổng 0, 1, 2, tương ứng Mỗi chốt gồm bit Khi ghi mức logic vào bit chốt, chân tương ứng cổng mức logic cao Còn ghi mức logic vào bit chốt chân tương úng cổng mức logic thấp Khi cổng đảm nhiệm chức đầu vào GVHD:Nguyễn Văn Vinh [9] SVTH: Phạm Xuân Bách Nguyễn Đình Ân Trường ĐHSPKT Hưng Yên Khoa: Điện- Điện Tử Đồ Án Tích Hợp Mức trạng thái bên chân cổng giữ bit chốt tương ứng Tất cổng on-chip cổng I/O hai chiều, cổng có chân ra, bên chốt bit có “Pullup-tăng cường” nâng cao khả nối ghép cổng với tải (có thể giao tiếp với đến tải loại TTL) 1.3.6 Thanh ghi SBUF: Đệm liệu nối tiếp gồm ghi riêng biệt, ghi đệm phát ghi đệm thu Khi liệu chuyển tới SBUF, vào đệm phát, giữ để chế biến thành dạng truyền tin nối tiếp Khi liệu truyền từ SBUF, từ đệm thu 1.3.7 Các Thanh ghi Timer Các đôi ghi (THO, TLO), (THI, TL1) ghi đếm 16 bit tương ứng với Timer/Counter 1.3.8 Các ghi điều khiển Các ghi chức đặc biệt: IP, IE, TMOD, TCON, SCON, PCON bao gồm bit trạng thái điều khiển hệ thống ngắt, Timer/Counter cổng nối tiếp Chúng mô tả phần sau 1.3.9 Thanh ghi PSW Từ trạng thái chương trình dùng để chứa thơng tin trạng thái chương trình PSW có độ dài bit, bit đảm nhiệm chức cụ thể Thanh ghi cho phép truy cập dạng mức bit CY AC FO RS1 RS0 OV - P • CY: Cờ nhớ Trong phép tốn số học,nếu có nhớ từ phép cộng bit có số mượn mang đến bit CY đặt • AC: Cờ nhớ.Cờ nhớ phụ(Đối với mã BCD).Khi cộng giá trị BCD,nếu có số nhớ tạo từ bit chuyển sang bit AC đặt 1.Khi giá trị cộng BCD,lệnh cộng phải thực GVHD:Nguyễn Văn Vinh [10] Nguyễn Đình Ân SVTH: Phạm Xuân Bách