Ôn tập mạch IC

Ôn tập mạch IC

Trường Đại học Công nghệ thông tin – Đại học quốc gia Hồ chí Minh CHƯƠNG KHÁI NIỆM MẠCH IC 4.1 CÁC KHÁI NIỆM LIÊN QUAN Cổng logic tên gọi chung mạch điện tử có chức thực hàm logic Cổng logic chế tạo công nghệ khác (Lưỡng cực, MOS), tổ hợp linh kiện rời thường chế tạo công nghệ tích hợp IC (Integrated circuit) Chương giới thiệu loại cổng bản, họ IC số, tính kỹ thuật giao tiếp chúng 4.1.1 Tín hiệu tương tự tín hiệu số Tín hiệu tương tự tín hiệu có biên độ biến thiên liên tục theo thời gian Nó thường tượng tự nhiên sinh Thí dụ, tín hiệu đặc trưng cho tiếng nói tổng hợp tín hiệu hình sin dải tần số thấp với họa tần khác Tín hiệu số tín hiệu có dạng xung, gián đoạn thời gian biên độ có mức rõ rệt: mức cao mức thấp Tín hiệu số phát sinh mạch điện thích hợp Để có tín hiệu số người ta phải số hóa tín hiệu tương tự mạch biến đổi tương tự sang số (ADC) 4.1.2 Mạch tương tự mạch số Mạch điện tử xử lý tín hiệu tương tự gọi mạch tương tự mạch xử lý tín hiệu số gọi mạch số Một cách tổng quát, mạch số có nhiều ưu điểm so với mạch tương tự: -Dễ thiết kế phân tích Vận hành cổng logic dựa tính chất dẫn điện (bảo hịa) ngưng dẫn transistor Việc phân tích thiết kế dựa chức đặc tính kỹ thuật IC khối mạch không dựa linh kiện rời - Có thể hoạt động theo chương trình lập sẵn nên thuận tiện điều khiển tự động, tính tốn, lưu trữ liệu liên kết với máy tính - Ít bị ảnh hưởng nhiễu tức có khả dung nạp tín hiệu nhiễu với biên độ lớn nhiều so với mạch tương tự - Dễ chế tạo thành mạch tích hợp có khả tích hợp với mật độ cao Dựa vào số cổng chip, người ta phân loại IC số sau: - Số cổng < 10: SSI (Small Scale Integrated), mức độ tích hợp nhỏ - 10 < Số cổng < 100: MSI (Medium Scale Integrated), mức độ tích hợp trung bình - 100 < Số cổng < 1000: LSI (Large Scale Integrated), mức độ tích hợp lớn - 1000 < Số cổng < 10000: VLSI (Very Large Scale Integrated), mức độ tích hợp lớn - Số cổng > 10000: ULSI (Ultra Large Scale Integrated), mức độ tích hợp siêu lớn 4.1.3 Biểu diễn trạng thái Logic Trong hệ thống mạch logic, trạng thái logic biểu diễn mức điện Với qui ước logic dương, điện cao biểu diễn logic 1, điện thấp biểu diễn logic Ngược lại ta có qui ước logic âm Trong thực tế, mức tương ứng với khoảng điện xác định có khoảng chuyển tiếp mức cao thấp, ta gọi khoảng không xác định Khi điện áp tín hiệu rơi vào khoảng này, mạch khơng nhận mức hay Khoảng tùy thuộc vào họ IC sử dụng cho bảng thông số kỹ thuật linh kiện (H 4.1) giản đồ điện mức logic số cổng logic thuộc họ TTL Khoa Mạng Truyền thông 95 TS Lê Mạnh Trường Đại học Công nghệ thơng tin – Đại học quốc gia Hồ chí Minh (H 4.1) 4.2 CỔNG LOGIC CƠ BẢN 4.2.1 Cổng NOT - Còn gọi cổng đảo (Inverter), dùng để thực hàm đảo Y= - Ký hiệu (H 4.2), mũi tên chiều di chuyển tín hiệu vịng trịn ký hiệu đảo Trong trường hợp khơng thể nhầm lẫn chiều này, người ta bỏ mũi tên (H 4.2) Bảng thật 4.2.2 Cổng AND - Dùng thực hàm AND hay nhiều biến - Cổng AND có số ngã vào tùy thuộc số biến ngã Ngã cổng hàm AND biến ngã vào - Ký hiệu cổng AND ngã vào cho biến (H 4.3a) (a) (H 4.3) A 0 1 (b) B Y=A.B A B Y=A.B 0 Hoặc x 0 x A 0 1 - Nhận xét: - Ngã cổng AND mức cao tất ngã vào lên cao - Khi có ngã vào = 0, ngã = bất chấp ngã vào lại - Khi có ngã vào =1, ngã = AND ngã vào cịn lại Khoa Mạng Truyền thơng 96 TS Lê Mạnh Trường Đại học Công nghệ thông tin – Đại học quốc gia Hồ chí Minh Vậy với cổng AND ngã vào ta dùng ngã vào làm ngã kiểm soát (H 4.3b), ngã kiểm sốt = 1, cổng mở cho phép tín hiệu logic ngã vào lại qua cổng ngã kiểm sốt = 0, cổng đóng , ngã ln 0, bất chấp ngã vào cịn lại Với cổng AND có nhiều ngã vào hơn, có ngã vào đưa lên mức cao ngã AND biến ngã vào cịn lại Hình (H 4.4) giản đồ thời gian cổng AND hai ngã vào Trên giản đồ, ngã Y lên mức A B mức (H 4.4) 4.2.3 Cổng OR - Dùng để thực hàm OR hay nhiều biến - Cổng OR có số ngã vào tùy thuộc số biến ngã - Ký hiệu cổng OR ngã vào (H 4.5) - n- thật - t- - t A 0 1 B Y=A+B A B Y=A+B 0 Hoặc x 1 1 x A 1 - Nhận xét: - Ngã cổng OR mức thấp ngã vào xuống thấp - Khi có ngã vào =1, ngã = bất chấp ngã vào cịn lại - Khi có ngã vào =0, ngã = OR ngã vào lại Vậy với cổng OR ngã vào ta dùng ngã vào làm ngã kiểm soát, ngã kiểm soát = 0, cổng mở, cho phép tín hiệu logic ngã vào cịn lại qua cổng ngã kiểm sốt = 1, cổng đóng, ngã Với cổng OR nhiều ngã vào hơn, có ngã vào đưa xuống mức thấp ngã OR biến ngã vào lại 4.2.4 Cổng BUFFER Còn gọi cổng đệm Tín hiệu số qua cổng BUFFER không đổi trạng thái logic Cổng BUFFER dùng với mục đích sau: - Sửa dạng tín hiệu - Đưa điện tín hiệu chuẩn mức logic - Nâng khả cấp dòng cho mạch - Ký hiệu cổng BUFFER Khoa Mạng Truyền thông 97 TS Lê Mạnh Trường Đại học Công nghệ thơng tin – Đại học quốc gia Hồ chí Minh (H 4.6) Tuy cổng đệm không làm thay đổi trạng thái logic tín hiệu vào cổng giữ vai trò quan trọng mạch số 4.2.5 Cổng NAND - Là kết hợp cổng AND cổng NOT, thực hàm (Ở xét cổng NAND ngã vào, độc giả tự suy trường hợp nhiều ngã vào) - Ký hiệu cổng NAND (Gồm AND NOT, cổng NOT thu gọn lại vòng tròn) - Tương tự cổng AND, cổng NAND ta dùng ngã vào làm ngã kiểm soát Khi ngã kiểm soát = 1, cổng mở cho phép tín hiệu logic ngã vào cịn lại qua cổng bị đảo, ngã kiểm soát = 0, cổng đóng, ngã ln - Khi nối tất ngã vào cổng NAND lại với nhau, hoạt động cổng đảo (H 4.7) 4.2.6 Cổng NOR - Là kết hợp cổng OR cổng NOT, thực hàm Ký hiệu cổng NOR (Gồm cổng OR NOT, cổng NOT thu gọn lại vòng tròn) (H 4.8) Các bảng thật giản đồ thời gian cổng BUFFER, NAND, NOR, sinh viên tự thực lấy 4.2.7 Cổng EX-OR - Dùng để thực hàm EX-OR - Cổng EX-OR có ngã vào ngã - Ký hiệu (H 4.9a) - Một tính chất quan trọng cổng EX-OR: + Tương đương với cổng đảo có ngã vào nối lên mức cao, (H 4.9b) + Tương đương với cổng đệm có ngã vào nối xuống mức thấp, (H 4.9c) Khoa Mạng Truyền thông 98 TS Lê Mạnh Trường Đại học Công nghệ thông tin – Đại học quốc gia Hồ chí Minh (a) (b) (H 4.9) (c) 4.2.8 Cổng EX-NOR - Là kết hợp cổng EX-OR cổng NOT - Cổng EX-NOR có ngã vào ngã - Hàm logic ứng với cổng EX-NOR - Ký hiệu (H 4.10) - Các tính chất cổng EX-NOR giống cổng EX-OR có ngã đảo lại (H 4.10) 4.2.9 Cổng phức AOI (AND-OR-INVERTER) Ưng dụng kết Đại số BOOLE, người ta kết nối nhiều cổng khác chip IC để thực hàm logic phức tạp Cổng AOI kết hợp loại cổng AND (A), OR (O) INVERTER (I) Thí dụ để thực hàm logic có cổng phức sau: , ta (H 4.11) 4.2.10 Biến đổi qua lại cổng logic Trong chương Hàm Logic thấy tất hàm logic thay hàm hàm AND (hoặc OR) kết hợp với hàm NOT Các cổng logic có chức thực hàm logic, cần dùng cổng AND (hoặc OR) NOT để thực tất hàm logic Tuy nhiên, cổng NOT tạo từ cổng NAND (hoặc NOR) Như vậy, tất hàm logic thực cổng nhất, cổng NAND (hoặc NOR) Hàm ý cho phép biến đổi qua lại cổng với Quan sát Định lý De Morgan rút qui tắc biến đổi qua lại cổng AND, NOT OR , NOT sau: Chỉ cần thêm cổng đảo ngã vào ngã biến đổi từ AND sang OR ngược lại Dĩ nhiên ngã có đảo đảo Thí dụ 1: Ba mạch tương đương nhau: (H 4.12b) có cách đổi AND - OR thêm đảo ngã vào Từ (H 4.12b) đổi sang (H 4.12c) ta bỏ cổng đảo nối từ ngã cổng NOR đến ngã vào cổng AND Khoa Mạng Truyền thông 99 TS Lê Mạnh Trường Đại học Công nghệ thông tin – Đại học quốc gia Hồ chí Minh (a) (b) (H 4.12) (c) Thí dụ 2: Vẽ mạch tương đương cổng EX-OR dùng toàn cổng NAND Dùng định lý De-Morgan, biểu thức hàm EX-OR viết lại: Và mạch tương đương cho (H 4.13) (H 4.13) 4.3 THÔNG SỐ KỸ THUẬT CỦA IC SỐ Để sử dụng IC số có hiệu quả, ngồi sơ đồ chân bảng thật chúng, ta nên biết qua số thuật ngữ thơng số cho biết đặc tính IC 4.3.1 Các đại lượng điện đặc trưng - VCC: Điện nguồn (power supply): khoảng điện cho phép cấp cho IC để hoạt động tốt Thí dụ với IC số họ TTL, VCC=5±0,5 V , họ CMOS VDD=3-15V (Người ta thường dùng ký hiệu VDD VSS để nguồn mass IC họ MOS) - VIH(min): Điện ngã vào mức cao (High level input voltage): Đây điện ngã vào nhỏ xem mức - VIL(max): Điện ngã vào mức thấp (Low level input voltage): Điện ngã vào lớn xem mức - VOH(min): Điện ngã mức cao (High level output voltage): Điện nhỏ ngã mức cao - VOL(max): Điện ngã mức thấp (Low level output voltage): Điện lớn ngã mức thấp - IIH: Dòng điện ngã vào mức cao (High level input current): Dòng điện lớn vào ngã vào IC ngã vào mức cao - IIL: Dòng điện ngã vào mức thấp (Low level input current) : Dòng điện khỏi ngã vào IC ngã vào mức thấp - IOH: Dòng điện ngã mức cao (High level output current): Dịng điện lớn ngã cấp cho tải mức cao - IOL: Dịng điện ngã mức thấp (Low level output current): Dòng điện lớn ngã nhận mức thấp - ICCH,ICCL: Dòng điện chạy qua IC ngã mức cao thấp Khoa Mạng Truyền thông 100 TS Lê Mạnh Trường Đại học Công nghệ thông tin – Đại học quốc gia Hồ chí Minh Ngồi cịn số thơng số khác nêu 4.3.2 Công suất tiêu tán (Power requirement) Mỗi IC hoạt động tiêu thụ công suất từ nguồn cung cấp V CC (hay VDD) Công suất tiêu tán xác định điện nguồn dòng điện qua IC Do hoạt động dòng qua IC thường xuyên thay đổi hai trạng thái cao thấp nên công suất tiêu tán tính từ dịng trung bình qua IC cơng suất tính cơng suất tiêu tán trung bình Trong Đối với cổng logic họ TTL, công suất tiêu tán hàng mW với họ MOS hàng nW 4.3.3 Fan-Out: Một cách tổng quát, ngã mạch logic đòi hỏi phải cấp dòng cho số ngã vào mạch logic khác Fan Out số ngã vào lớn nối với ngã IC loại mà bảo đảm mạch hoạt động bình thường Nói cách khác Fan Out khả chịu tải cổng logic Ta có hai loại Fan-Out ứng với trạng thái logic ngã ra: Thường hai giá trị Fan-Out khác nhau, sử dụng, để an toàn, ta nên dùng trị nhỏ hai trị Fan-Out tính theo đơn vị Unit Load UL (tải đơn vị) 4.3.4 Thời trễ truyền (Propagation delays) Tín hiệu logic truyền qua cổng ln ln có thời gian trễ Có hai loại thời trễ truyền: Thời trễ truyền từ thấp lên cao tPLH thời trễ truyền từ cao xuống thấp tPHL Hai giá trị thường khác Sự thay đổi trạng thái xác định tín hiệu Thí dụ tín hiệu qua cổng đảo, thời trễ truyền xác định (H 4.14) Tùy theo họ IC, thời trễ truyền thay đổi tử vài ns đến vài trăm ns Thời trễ truyền lớn tốc độ làm việc IC nhỏ (H 4.14) 4.3.5 Tích số công suất-vận tốc (speed- power product) Để đánh giá chất lượng IC, người ta dùng đại lượng tích số cơng suất-vận tốc tích số cơng Khoa Mạng Truyền thông 101 TS Lê Mạnh Trường Đại học Công nghệ thông tin – Đại học quốc gia Hồ chí Minh suất tiêu tán thời trễ truyền Thí dụ họ IC có thời trễ truyền 10 ns cơng suất tiêu tán trung bình 50 mW tích số cơng suất-vận tốc là: 10 ns x mW =10.10-9x5.10-3 = 50x10-12 watt-sec = 50 picojoules (pj) Trong q trình phát triển cơng nghệ chế tạo IC người ta ln muốn đạt IC có công suất tiêu tán thời trễ truyền nhỏ tốt Như IC có chất lượng tốt tích số cơng suất-vận tốc nhỏ Tuy nhiên thực tế hai giá trị thay đổi theo chiều ngược với nhau, nên ta khó mà đạt giá trị theo ý muốn, dù q trình phát triển cơng nghệ chế tạo linh kiện điện tử trị số cải thiện 4.3.6 Tính miễn nhiễu (noise immunity) Các tín hiệu nhiễu tia lửa điện, cảm ứng từ làm thay đổi trạng thái logic tín hiệu ảnh hưởng đến kết hoạt động mạch Tính miễn nhiễu mạch logic tùy thuộc khả dung nạp hiệu nhiễu mạch xác định lề nhiễu Lề nhiễu có chênh lệch điện giới hạn (còn gọi ngưỡng logic) mức cao thấp ngã ngã vào cổng (H 4.15) (H 4.15) Tín hiệu vào mạch logic xem mức có trị >V IH(min) mức VNH làm cho điện ngã vào rơi vào vùng bất định mạch khơng nhận tín hiệu thuộc mức logic Tương tự cho trường hợp ngã mức thấp tín hiệu nhiễu có trị dương biên độ >VNL đưa mạch vào trạng thái bất định IL 4.3.7 Logic cấp dòng logic nhận dòng Một mạch logic thường gồm nhiều tầng kết nối với Tầng cấp tín hiệu gọi tầng thúc tầng nhận tín hiệu gọi tầng tải Sự trao đổi dịng điện hai tầng thúc tải thể logic cấp dòng logic nhận dòng (H 4.16a) cho thấy hoạt động gọi cấp dòng: Khi ngã mạch logic mức cao, cấp dịng I IH cho ngã vào mạch logic 2, vai trò tải nối mass Ngã cổng nguồn dòng cấp cho ngã vào cổng (H 4.16b) cho thấy hoạt động gọi nhận dòng: Khi ngã mạch logic mức thấp, nhận dòng IIL từ ngã vào mạch logic xem nối với nguồn VCC Khoa Mạng Truyền thông 102 TS Lê Mạnh Trường Đại học Công nghệ thơng tin – Đại học quốc gia Hồ chí Minh (a) (b) (H 4.16) Thường dòng nhận tầng thúc mức thấp có trị lớn so với dịng cấp mức cao, nên người ta hay dùng trạng thái cần gánh tải tương đối nhỏ, ví dụ cần thúc cho led, người ta dùng mạch (H 4.17a) mà dùng mạch (H 4.17b) (a) (H 4.17) (b) 4.3.8 Tính Schmitt Trigger Trong phần giới thiệu lề nhiễu, ta thấy khoảng điện nằm ngưỡng logic, khoảng điện ứng với transistor làm việc vùng tác động Khoảng cách xác định lề nhiễu có tác dụng làm giảm độ rộng sườn xung (tức làm cho đường dốc lên dốc xuống tín hiệu dốc hơn) qua mạch Lề nhiễu lớn vùng chuyển tiếp ngã vào nhỏ, tín hiệu thay đổi trạng thái khoảng thời gian nhỏ nên sườn xung dốc Tuy nhiên khoảng sườn xung nằm vùng chuyển tiếp nên tín hiệu khơng vng hồn tồn (H 4.18a) (H 4.18b) minh họa điều (a) (b) (H 4.18) Để cải thiện dạng tín hiệu ngã ra, bảo đảm tính miễn nhiễu cao, người ta chế tạo cổng có tính trễ điện (H 4.19a), gọi cổng Schmitt Trigger (H 4.19b) mô tả mối quan hệ Vout Vin cổng đảo Schmitt Trigger Khoa Mạng Truyền thông 103 TS Lê Mạnh Trường Đại học Công nghệ thông tin – Đại học quốc gia Hồ chí Minh (a) (b) (H 4.19) (H 4.20a&b) ký hiệu cổng Schmitt Trigger (a) (b) (H 4.20) 4.4 HỌ TTL Trong trình phát triển cơng nghệ chế tạo mạch số ta có họ: RTL (Resistortransistor logic), DCTL (Direct couple-transistor logic), RCTL (Resistor-Capacitor-transistor logic), DTL (Diod-transistor logic), ECL (Emitter- couple logic) v.v Đến tồn hai họ có nhiều tính kỹ thuật cao thời trễ truyền nhỏ, tiêu hao cơng suất ít, họ TTL (transistor-transistor logic) dùng công nghệ chế tạo BJT họ MOS (Công nghệ chế tạo MOS) Dưới đây, khảo sát cổng logic hai họ TTL MOS 4.4.1 Cổng họ TTL Lấy cổng NAND ngã vào làm thí dụ để thấy cấu tạo vận hành cổng (H 4.21) Khi ngã vào A, B, C xuống mức không T dẫn đưa đến T2 ngưng, T3 ngưng, ngã Y lên cao; ngã vào lên cao, T ngưng, T2 dẫn, T3 dẫn, ngã Y xuống thấp Đó kết cổng NAND Tụ CL mạch tụ ký sinh tạo kết hợp ngã mạch (tầng thúc) với ngã vào tầng tải, mạch hoạt động tụ nạp điện qua R4 (lúc T3 ngưng) phóng qua T3 transistor dẫn thời trễ truyền mạch định R4 CL, R4 nhỏ mạch hoạt động nhanh cơng suất tiêu thụ lúc lớn, muốn giảm cơng suất phải tăng R thời trễ truyền lớn (mạch giao hoán chậm hơn) Để giải khuyết điểm Khoa Mạng Truyền thông 104 TS Lê Mạnh Trường Đại học Công nghệ thông tin – Đại học quốc gia Hồ chí Minh đồng thời thỏa mãn số yêu cầu khác , người ta chế tạo cổng logic với kiểu ngã khác 4.4.2 Các kiểu ngã Ngã totempole (H 4.22) R4 mạch thay cụm T4, RC Diod D, RC có trị nhỏ, khơng đáng kể T2 giữ vai trò mạch đảo pha: T2 dẫn T3 dẫn T4 ngưng, Y xuống thấp, T2 ngưng T3 ngưng T4 dẫn, ngã Y lên cao Tụ CL nạp điện qua T4 T4 dẫn phóng qua T3 (dẫn), thời mạch nhỏ kết thời trễ truyền nhỏ Ngoài T & T4 luân phiên ngưng tương ứng với trạng thái ngã nên công suất tiêu thụ giảm đáng kể Diod D có tác dụng nâng điện cực B T4 lên để bảo đảm T3 dẫn T4 ngưng Mạch có khuyết điểm khơng thể nối chung nhiều ngã cổng khác gây hư hỏng trạng thái logic cổng khác Ngã cực thu để hở (H 4.23) Ngã cực thu để hở có số lợi điểm sau: - Cho phép kết nối ngã nhiều cổng khác nhau, sử dụng phải mắc điện trở từ ngã lên nguồn Vcc, gọi điện trở kéo lên, trị số điện trở chọn lớn hay nhỏ tùy theo yêu cầu có lợi mặt công suất hay tốc độ làm việc Điểm nối chung ngã có tác dụng cổng AND nên ta gọi điểm AND (H 4.24) - Người ta chế tạo IC ngã có cực thu để hở cho phép điện trở kéo lên mắc vào nguồn điện cao, dùng cho tải đặc biệt dùng tạo giao tiếp họ TTL với CMOS dùng nguồn cao Thí dụ IC 7406 loại cổng đảo có ngã cực thu để hở mắc lên nguồn 24 V (H 4.25) Khoa Mạng Truyền thông 105 TS Lê Mạnh Trường Đại học Công nghệ thông tin – Đại học quốc gia Hồ chí Minh (H 4.24) (H 4.25) @ Ngã ba trạng thái (H 4.26) (H 4.27) Mạch (H 4.26) cổng đảo có ngã trạng thái, T & T5 mắc Darlington để cấp dòng lớn cho tải Diod D nối vào ngã vào C để điều khiển Hoạt động mạch giải thích sau: - Khi C=1, Diod D ngưng dẫn, mạch hoạt động cổng đảo - Khi C=0, Diod D dẫn, cực thu T2 bị ghim áp mức thấp nên T3, T4 & T5 ngưng, ngã mạch trạng thái tổng trở cao Ký hiệu cổng đảo ngã trạng thái, có ngã điều khiển C tác động mức cao bảng thật cho (H 4.27) Cũng có cổng đảo cổng đệm trạng thái với ngã điều khiển C tác động mức thấp mà SV tự vẽ ký hiệu bảng thật (H 4.28) ứng dụng cổng đệm có ngã trạng thái: Mạch chọn liệu (H 4.28) Vận chuyển: Ứng với giá trị địa AB , ngã mạch giải mã địa tác động (lên cao) cho phép cổng mở liệu ngã vào cổng truyền ngã Thí dụ AB = 00, Y0 = (Y1=Y2=Y3=0) G1 mở, D0 truyền qua G1 đến ngã ra, lúc G2, G3, G4 đóng, có ngã trạng thái Z cao, không ảnh hưởng đến hoạt động mạch 4.4.3 Đặc tính loạt TTL Các IC số họ TTL sản xuất lần vào năm 1964 hãng Texas Instrument Corporation Mỹ, lấy số hiệu 74XXXX & 54XXXX Sự khác biệt họ Khoa Mạng Truyền thông 106 TS Lê Mạnh Trường Đại học Công nghệ thông tin – Đại học quốc gia Hồ chí Minh 74XXXX 54 XXXX hai điểm: 74: VCC=5 ± 0,5 V khoảng nhiệt độ hoạt động từ 0o C đến 70o C 54: VCC=5 ± 0,25 V khoảng nhiệt độ hoạt động từ -55o C đến 125o C Các tính chất khác hồn tồn giống chúng có số Trước số 74 thường có thêm ký hiệu để hãng sản xuất Thí dụ SN hãng Texas, DM National Semiconductor, S Signetics Ngoài q trình phát triển, thơng số kỹ thuật (nhất tích số cơng suất vận tốc) ln cải tiến ta có loạt khác nhau: 74 chuẩn, 74L (Low power), 74 H (High speed), 74S (Schottky), 74LS (Low power Schottky), 74AS (Advance Schottky), 74ALS (Advance Low power Schottky), 74F (Fast, Fair Child) Bảng 4.1 cho thấy số tính chất loạt kể trên: Thơng số kỹ thuật 74 Thời trễ truyền (ns) Công suất tiêu tán (mW) 10 Tích số cơng suất vận tốc (pJ) 90 Tần số xung CK max (MHz) 35 Fan Out (cùng loạt) 10 Điện VOH(min) 2,4 VOL (max) 0,4 VIH (min), VIL (max) 2,0 0,8 74L 74H 74S 74LS 74AS 74ALS 74F 33 33 20 23 138 50 10 20 60 125 20 9,5 19 45 20 1,7 13,6 200 40 1,2 4,8 70 20 18 100 33 2,4 0,4 2,0 0,7 2,4 0,4 2,0 0,8 2,7 0,5 2,0 0,8 2,7 0,5 2,0 0,8 2,5 0,5 2,0 0,8 2,5 0,4 2,0 0,8 2,5 0,5 2,0 0,8 Bảng 4.1 - Loạt 74S: Các transistor mạch mắc thêm Diod Schottky hai cực CB với mục đích giảm thời gian chuyển trạng thái transistor làm giảm thời trễ truyền - Loạt 74AS 74ALS cải tiến 74S để làm giảm giá trị tích số Cơng suất Vận tốc - Loạt 74F: Dùng kỹ thuật đặc biệt làm giảm diện dung ký sinh cải thiện thời trễ truyền cổng 4.5 HỌ MOS Gồm IC số dùng công nghệ chế tạo transistor MOSFET loại tăng, kênh N kênh P Với transistor kênh N ta có NMOS, transistor kênh P ta có PMOS dùng hai loại transistor kênh P & N ta có CMOS Tính kỹ thuật loại NMOS PMOS nói giống nhau, trừ nguồn cấp điện có chiều ngược với ta xét loại NMOS CMOS Các transistor MOS dùng IC số hoạt động trạng thái: dẫn ngưng - Khi dẫn, tùy theo nồng độ pha chất bán dẫn mà transistor có nội trở nhỏ (từ vài chục Ω đến hàng trăm KΩ) tương đương với khóa đóng - Khi ngưng, transistor có nội trở lớn (hàng 1010Ω), tương đương với khóa hở 4.5.1 Cổng NMOS Khoa Mạng Truyền thông 107 TS Lê Mạnh Trường Đại học Công nghệ thông tin – Đại học quốc gia Hồ chí Minh (a) (b) (c) (H 4.29) (H 4.29a), (H 4.29b) (H4.29c) cổng NOT, NAND NOR dùng NMOS Bảng 4.2 cho thấy quan hệ điện ngã vào , cổng NOT Vin T1 0V (logic 0) RON = 100KΩ +5V (logic1) RON = 100KΩ T2 Vout 10 ROFF=10 Ω RON = 1KΩ +5V (logic 1) 0,05V (logic 0) Bảng 4.2 Ngoài vận hành cổng NAND NOR giải thích sau: Cổng NAND: - Khi ngã vào nối lên mức cao, T2 T3 dẫn, ngã xuống thấp - Khi có ngã vào nối xuống mức thấp, transistor T T3 ngưng, ngã lên cao Đó kết cổng NAND ngã vào Cổng NOR: - Khi ngã vào nối xuống mức thấp, T2 T3 ngưng, ngã lên cao - Khi có ngã vào nối lên mức cao, transistor T T3 dẫn, ngã xuống thấp Đó kết cổng NOR ngã vào 4.5.2 Cổng CMOS Họ CMOS sử dụng hai loại transistor kênh N P với mục đích cải thiện tích số cơng suất vận tốc, khả tích hợp thấp loại N P (H 4.30a), (H 4.30b) (H 4.30c) cổng NOT, NAND NOR họ CMOS (a) Khoa Mạng Truyền thông (b) (H 4.30) 108 (c) TS Lê Mạnh Trường Đại học Công nghệ thông tin – Đại học quốc gia Hồ chí Minh Bảng 4.3 cho thấy quan hệ điện ngã vào , cổng NOT Vin VDD (logic1) 0V (logic0) T1 10 ROFF=10 Ω RON = 1KΩ T2 Vout RON = 1KΩ ROFF=1010Ω 0V (logic 0) VDD (logic 1) Bảng 4.3 Ngoài vận hành cổng NAND NOR giải thích sau: Cổng NAND: - Khi ngã vào nối lên mức cao, T1 T2 ngưng, T3 T4 dẫn, ngã xuống thấp - Khi có ngã vào nối xuống mức thấp, transistor T T4 ngưng, transistor T1 T2 dẫn, ngã lên cao Đó kết cổng NAND ngã vào Cổng NOR: - Khi ngã vào nối xuống mức thấp, T1và T2 dẫn, T3 T4 ngưng, ngã lên cao - Khi có ngã vào nối lên mức cao, transistor T T4 dẫn, transistor T1 T2 ngưng, ngã xuống thấp Đó kết cổng NOR ngã vào 4.5.3 Các cổng CMOS khác Người ta sản xuất cổng CMOS với cực Drain để hở ngã trạng thái để sử dụng trường hợp đặc biệt họ TTL (a) (H 4.31) (b) (H 4.31a) cổng NOT có cực D để hở, sử dụng phải có điện trở kéo lên (H 4.31b) cổng NOT có ngã trạng thái: - Khi ngã vào Enable =1, T1 T4 dẫn, mạch hoạt động cổng đảo, - Khi ngã vào Enable =0, T1 T4 ngưng đưa mạch vào trạng thái Z cao Ngoài lợi dụng tính chất transistor MOS có nội trở nhỏ dẫn, người ta chế tạo mạch có khả truyền tín hiệu theo chiều, gọi khóa chiều (H 4.32) khóa chiều với A ngã vào điều khiển Khi A = khóa hở, A = 1, khóa đóng cho tín hiệu truyền qua theo chiều Khoa Mạng Truyền thông 109 TS Lê Mạnh Trường Đại học Công nghệ thông tin – Đại học quốc gia Hồ chí Minh (H 4.32) Vận hành: T3 T4 vai trò cổng đảo - Khi A = 0, cực G T2 mức thấp nên T2 (kênh N) ngưng, cực G T1 (kênh P) mức cao nên T1 ngưng, mạch tương đương với khóa hở - Khi A =1, cực G T mức cao nên T2 dẫn, cực G T1 mức thấp nên T1 dẫn, mạch tương đương với khóa đóng Tín hiệu truyền qua chiều nhờ T (loại P) theo chiều ngược lại nhờ T2 (loại N) Biên độ tín hiệu Vi truyền qua khóa phải thỏa điều kiện