Điện Tử Học - Vi Mạch Điện Tử Ứng Dụng part 17 pptx

Chương 6 11 6.4 Giải tích đồ thò và phân cực 6.4.1 Phân cực JFET: 9 DCLL: V DD = v DS + i D (R d + R s ) 9 Phương trình phân cực: v GS = - i D R s (Xem i G ≈ 0) Nhận xét: Mạch tự phân cực (self-bias): Do v GS < 0 tạo ra bời R s Ví dụ : Thiết kế mạch với tónh điểm Q: V DSQ = 15V; I DQ = 3,5 mA Thay vào DCLL: R d +R s = (V DD – V DSQ ) / I DQ = (30 – 15) / 3,5 = 4,3 KΩ Từ đặc tuyến VA: V GSQ = -1 V ⇒ R s = - V DSQ / I DQ = 1V / 3,5 mA = 286 Ω ⇒ R d ≈ 4 KΩ Chọn R s = 270 Ω và R d = 3,9 KΩ Chương 6 12 6.4.2 Phân cực MOSFET: Cổng phân cực thuận (forward-biased gate) sử dụng mạch phân cực ngoài (tương tự BJT): 9 DCLL: V DD = v DS + i D (R d + R s ) 9 Phương trình phân cực: v GS = SDDD RiV RR R − ⎟ ⎟ ⎠ ⎞ ⎜ ⎜ ⎝ ⎛ + 21 1 = V GG – i D R s trong đó: V GG = DD V RR R ⎟ ⎟ ⎠ ⎞ ⎜ ⎜ ⎝ ⎛ + 21 1 : Điện áp cung cấp cho cực cổng Nhận xét: R s : Cải thiện sự ổn đònh tónh điểm Q bằng dòng DC hồi tiếp. R 3 : Không có tác dụng DC, dùng để tăng trở kháng ngõ vào AC. Bài toán : Xàc đònh mạch phân cực (V GG , R s , R d ) để cực tiểu hóa sự thay đổi Q theo t 0 Chương 6 13 Từ phương trình: 2 2/3 0 ' 1 ⎟ ⎟ ⎠ ⎞ ⎜ ⎜ ⎝ ⎛ + ⎟ ⎠ ⎞ ⎜ ⎝ ⎛ = po GS poD V v T T Ii ⇒ Độ nhạy: po S po DSGG opo DD i T V R V iRV TTI TdT idi S D ⎟ ⎟ ⎠ ⎞ ⎜ ⎜ ⎝ ⎛ − ++ − == 1)/(21 2/3 / / 2/3' Nhận xét: R s ≠ 0 làm giảm độ nhạy i D theo t 0 → Cải thiện độ ổn đònh Để cực tiểu D i T S : ⇒ V GG = 2V GSQ + V po R s = DQ poGSQ I VV + 6.5 Giải tích tín hiệu lớn – Sự sái dạng <Xem TLTK> Chương 6 14 6.6 Giải tích tín hiệu nhỏ 6.6.1 Mạch tương đương tín hiệu nhỏ: Mạch tương đương tìn hiệu nhỏ (tần số dải giữa):  Điện trở gate-source: h i = r gs = ∞→ ∂ ∂ Q G GS i v : Hở mạch  Hệ số khuếch đại áp ngược: h r ≈ 0 Chương 6 15  Độ xuyên dẫn (transconductance): g m = Q GS DS v i ∂ ∂ (S) Từ công thức: 2 2 1][ ⎟ ⎟ ⎠ ⎞ ⎜ ⎜ ⎝ ⎛ +=−= po GS poTNGSnDS V v IVvki ⇒ g m = DSQn Ik2  Điện trở drain-source: r ds = Q DS DS i v ⎟ ⎟ ⎠ ⎞ ⎜ ⎜ ⎝ ⎛ ∂ ∂ Lý thuyết: r ds → ∞ Thực tế: r ds ≈ 20 – 500 KΩ; r ds ∼ 1/I DQ  Hệ số khuếch đại: Q GS DS v v ∂ ∂ −= µ = g m r ds 6.6.2 Mạch khuếch đại áp cực nguồn chung (CS): Mạch CS : Chương 6 16 Mạch tương đương tín hiệu nhỏ : Trở kháng vào nhìn từ nguồn: Z i = R 3 + (R 1 // R 2 ) Trở kháng ra nhìn từ tải: Z o = R d // r ds Hệ số khuếch đại áp: ii i oLm i L v rZ Z ZRg v v A + −== )//( Chương 6 17 Ví dụ: Xác đònh A v , Z i , Z o của mạch KĐ dùng MOSFET sau: Mạch tương đương tín hiệu nhỏ: Tại D: Lds ds gsm f dsgs Rr v vg R vv i // += − = . V GSQ = -1 V ⇒ R s = - V DSQ / I DQ = 1V / 3,5 mA = 286 Ω ⇒ R d ≈ 4 KΩ Chọn R s = 270 Ω và R d = 3,9 KΩ Chương 6 12 6.4.2 Phân cực MOSFET: Cổng phân cực thuận (forward-biased. V DD = v DS + i D (R d + R s ) 9 Phương trình phân cực: v GS = - i D R s (Xem i G ≈ 0) Nhận xét: Mạch tự phân cực (self-bias): Do v GS < 0 tạo ra bời R s Ví dụ : Thiết kế mạch với. Mạch tương đương tín hiệu nhỏ: Mạch tương đương tìn hiệu nhỏ (tần số dải giữa):  Điện trở gate-source: h i = r gs = ∞→ ∂ ∂ Q G GS i v : Hở mạch  Hệ số khuếch đại áp ngược: h r ≈ 0 Chương