1. Trang chủ
  2. » Luận Văn - Báo Cáo

Xây dựng một hệ thống giải nén thành phần ảnh tĩnh trong mpeg2 trên nền fpga

119 4 0

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

THÔNG TIN TÀI LIỆU

Nội dung

Tuy rằng, hệ thống này không thể so sánh được với các chip multimedia chuyên dụng có trên thị trường cả về tốc độ Tuy nhiên tốc độ xử lý cỡ 400 Mb/s cũng là khá cao, và giá thành ví dụ 1

BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI - LUẬN VĂN THẠC SĨ KHOA HỌC XÂY DỰNG MỘT HỆ THỐNG GIẢI NÉN THÀNH PHẦN ẢNH TĨNH TRONG MPEG2 TRÊN NỀN FPGA NGÀNH : KỸ THUẬT ĐIỆN TỬ MÃ SỐ : NGUYỄN TUẤN ANH Người hướng dẫn khoa học: TS Nguyễn Phương HÀ NỘI - 2006 Tai ngay!!! Ban co the xoa dong chu nay!!! 17061131476681000000 LỜI CAM ĐOAN R Tôi xin cam đoan nội dung nội dung luận văn công sức nghiên cứu, kết làm việc cá nhân Nếu phát gian lận, man trá xin hoàn toàn chịu trách nhiệm Hà Nội, tháng 11 năm 2006 Người thực Nguyễn Tuấn Anh LỜI CẢM ƠN R Tôi xin chân thành gửi lời cảm ơn tới tồn thể thầy bạn bè đồng nghiệp tham gia đóng góp ý kiến, chia sẻ kinh nghiệm động viên khuyến khích để tơi hoàn thành tốt luận văn thu kết nghiên cứu có ý nghĩa Đặc biệt, tơi xin vô cảm ơn hướng dẫn bảo tận tình Tiến sỹ Nguyễn Phương, Tiến sỹ Nguyễn Quốc Trung thật hỗ trợ nhiều q trình nghiên cứu Bên cạnh đó, tơi mong muốn bày tỏ tình cảm vơ trân trọng biết ơn tới cha mẹ người thân gia đình giúp đỡ, động viên tơi tồn q trình thực đề tài, giúp đỡ tơi lúc khó khăn tưởng khơng thể vượt qua để tơi đạt kết ngày hồm MỤC LỤC R Lời cam đoan Lời cảm ơn Danh mục bảng Danh mục hình vẽ, đồ thị MỞ ĐẦU: MỤC ĐÍCH ĐỀ TÀI 15T 15T CHƯƠNG : CƠ SỞ TỔNG QUAN VỀ NÉN VÀ GIẢI NÉN THÀNH PHẦN ẢNH NỘI MPEG VÀ ỨNG DỤNG FPGA 11 15T 15T 1.1) TỔNG QUAN VỀ NÉN VÀ GIẢI NÉN THÀNH PHẦN ẢNH NỘI MPEG 11 15T 15T 1.1.1) Vai trò nén ảnh 11 15T 15T 1.1.2) Kỹ thuật nén thành phần ảnh tĩnh MPEG 13 15T 15 T 1.1.2.1) Phép biến đổi DCT 13 15T 15T 1.1.2.2) Bộ lượng tử hóa (quantizer): 16 15T 15T 1.1.2.3) Bộ chuyển đổi thứ tự quét phần tử block 18 15T 15T 1.1.2.4) Bộ mã hóa Runlength (RLE) 20 15T 15 T 1.1.2.5) Mã hóa Huffman 21 15T 15T 1.1.3) Nội dung cần thực hệ thống 24 15T 15 T 1.1.3.1) Những chức hệ giải nén ảnh nội MPEG 24 15T 15T 1.1.3.2) Sơ lược đánh giá yêu cầu tài nguyên hệ thống 24 15T 15T 1.2) FPGA VÀ ỨNG DỤNG TRONG HỆ THỐNG MULTIMEDIA 24 15T 15T 1.2.1) Sơ lược ứng dụng FPGA hệ thống multimedia DSP: 24 15T 15T 1.2.1.1) Các ghi dịch 25 15T 15T 1.2.1.2) Các đếm: 25 15T 15T 1.2.1.3) Thành phần nhớ 26 15T 15 T 1.2.1.4) Các thành phần thực phép toán số học logic 27 15T 15T 1.2.1.5) Các đệm chiều hai chiều 27 15T 15T 1.2.2) Các nguyên tắc xây dựng hệ thống multimedia dựa FPGA 28 15T 15T CHƯƠNG : XÂY DỰNG HỆ GIẢI NÉN THÀNH PHẦN ẢNH NỘI MPEG TRÊN FPGA 29 15T 15T 2.1) IDCT (DCT): 29 15T 15T 2.2) GIẢI LƯỢNG TỬ: 36 15T 15T 2.3) GIẢI QUÉT 44 15T 15T 2.4) MÃ HÓA VÀ GIẢI MÃ RUNLENGTH 46 15T 15T 2.5) MÃ HÓA HUFFMAN 50 15T 15T CHƯƠNG : HỆ THỐNG THỰC TẾ VÀ CÁC KẾT QUẢ THỰC HIỆN 62 15T 15T 3.1) ĐÁNH GIÁ VIỆC XÂY DỰNG MỘT HỆ THỐNG THỰC TẾ: 62 15T 15T 3.1.1) Lựa chọn phương thức phù hợp dựa chip FPGA sẵn có 62 15T 15T 3.1.2) Hệ thống thực tế 62 15T 15T 3.1.3) Cách thức trình bày nội dung chương 63 15T 15T 3.2) SƠ ĐỒ HỆ THỐNG GI ẢI NÉN 63 15T 15T 3.3) CÁC THÀNH PHẦN CƠ BẢN: 66 15T 15T 3.3.1) Bộ giải mã Huffman 67 15T 15T 3.3.1.1) Ứng dụng chip Spartan 67 15T 15T 3.3.1.2) Kết tổng hợp 68 15T 15T 3.3.2) Bộ giải mã RLE 69 15T 15T 3.3.2.1) Ứng dụng chip Spartan 69 15T 15T 3.3.2.2) Kết tổng hợp 69 15T 15T 3.3.3) Bộ chuyển đổi dạng quét zigzag thành dạng bình thường 70 15T 15T 3.3.3.1) Ứng dụng chip Spartan 70 15T 15T 3.3.3.2) Kết tổng hợp 71 15T 15T 3.3.4) Bộ giải lượng tử 71 15T 15T 3.3.4.1) Ứng dụng chip Spartan 71 15T 15T 3.3.4.2) Kết tổng hợp 72 15T 15T 3.3.5) Bộ IDCT 73 15T 15T 3.3.5.1) Ứng dụng chip Spartan 73 15T 15T 3.3.5.2) Kết tổng hợp: 75 15T 15T 3.4) CÁC THÀNH PHẦN PHỤ TRỢ TRONG HỆ THỐNG: 76 15T 15T 3.4.1) Thành phần nhớ đệm FIFO_8: 76 15T 15T 3.4.2) Bộ nhớ đệm fifo_huffman 78 15T 15T 3.4.3) Thành phần giao tiếp SRAM: 80 15T 15T 3.4.4) Thành phần giao tiếp VGA 81 15T 15T 3.4.5) Thành phần giao tiếp thao tác người sử dụng 83 15T 15T 3.4.6) Phương pháp chuyển đổi từ dạng block 8x8 thành dạng đưa hình 83 15T 15T 3.4.7) Lưu trữ liệu nén trước đưa vào giải nén: 86 15T 15T 3.4.7.1) Quản lý đồng hồ 89 15T 15T 3.4.7.2) Thanh ghi dịch so sánh 90 15T 15T 3.5) KẾT QU Ả MÔ PHỎNG 91 15T 15T 3.5.1)Mô giải mã Huffman 91 15T 15T 3.5.2) Mô giải mã RLE 92 15T 15T 3.5.3) Mô giải lượng tử 92 15T 15T 3.5.4) Mô chuyển zigzag – quét thường 93 15T 15T 3.5.6) Thực ảnh thực 94 15T 15T 3.5.6.1) Ảnh sử dụng thử nghiệm: 95 15T 15T 3.5.6.2) Các công đoạn thực hiện: 95 15T 15T 3.5.6.3) Các thông số nén: 96 15T 15 T 3.6) ĐÁNH GIÁ TỔNG HỢP HỆ THỐNG 96 15T 15T A PHỤ LỤC 100 15T 15T DANH MỤC CÁC BẢNG R Bảng 2.1: Mối quan hệ quantizer_scale, quantizer_scale_code quantizer_scale 40 Bảng 2.2: Nội dung mã hóa DC: (Mã kích thước, Mã giá trị) 51 Bảng 2.3: Quy định mã hóa kích thước DC 53 Bảng 2.4: Các từ mã VLC tương ứng với cặp Run/Level cho block thuộc ảnh Intra 54 Bảng 2.5: Mã hóa Run Level theo sau mã Escape 59 Bảng 3.1: Bảng tổng kết đặc tính cấu trúc họ FPGA Spartan3 62 Bảng 3.2: Các chân tín hiệu quan trọng giải mã Huffman 68 Bảng 3.3: Bảng chân tín hiệu quan trọng giải mã RLE 69 Bảng 3.4: Các chân tín hiệu giải quét zigzag 70 Bảng 3.5: Các chân tín hiệu giải lượng tử 71 Bảng 3.6: Các chân tín hiệu IDCT 73 Bảng 3.7: Khoảng thời gian tín hiệu 83 Bảng 3.8: Các chân tín hiệu khối điều khiển hiển thị hình 84 Bảng 3.9: Bảng chức giao diện khối 89 Bảng A.1: Bố trí chân giao tiếp mở rộng A-2 111 Bảng A.2: Cách thức cấu hình block Ram Spartan3 113 15TU U15T 15TU U15T 15TU U15T 15TU U15 T 15TU U15 T 15TU U15T 15TU U15T 15TU U15T 15TU U15T 15TU U15T 15TU U15T 15TU U15T 15TU U15T 15TU U15T 15TU U15T 15TU U15T DANH MỤC CÁC HÌNH VẼ, ĐỒ THỊ R Hình 1.1: Sơ đồ khối trình mã hóa (nén) ảnh dựa DCT 12 Hình 1.2: Mã hóa giải mã MPEG2 13 Hình 1.3: Khái lược thao tác phần tử khối nén giải nén JPEG 14 Hình 1.4: DCT biến đổi 64 điểm ảnh thành 64 giá trị tổ hợp chúng 15 Hình 1.5: So sánh lượng tử hóa tuyến tính lượng tử hóa phi tuyến với vùng chết (dead zone) 17 Hình 1.6: Lượng tử hóa thích ứng theo phân bố Gauss 18 Hình 1.7: Phân bố xác suất hệ số x DCT (frame) 19 Hình 1.8: Phân bố xác suất hệ số x DCT (field) 19 Hình 1.9: Quét zigzag 20 Hình 1.10: Histogram hệ số DCT tính theo giá trị tuyệt đối 21 Hình 1.11: Histogram runlength 22 Hình 1.12: Ví dụ tạo mã hóa Huffman 23 Hình 2.1: Biểu diễn hệ thống 2D-IDCT xây dựng dựa hệ 1D-IDCT 31 15TU U15T 15TU U 15T 15TU U15 T 15TU U 15T 15TU U15 T 15TU U15T 15TU U15T 15TU 15TU U15T U15 T 15TU 15TU 15TU 15TU U15T U15T U15T U15T Hình 2.2: Khâu tính tốn 1D-IDCT 34 Hình 2.3: Khâu tính tốn 1D-IDCT thứ hai 35 Hình 2.4: Các thành phần đầy đủ lượng tử hóa dùng MPEG 42 Hình 2.5: Các thành phần đầy đủ giải lượng tử hóa MPEG 43 Hình 2.6: quét phần tử theo phương pháp zigzag 45 Hình 2.7: quét phần tử theo phương pháp luân phiên (MPEG2) 45 Hình 2.8: Sơ đồ q trình thực mã hóa runlength (rle) 47 Hình 2.9: Sơ đồ trình thực giải mã RLE 49 Hình 2.10: Cơ chế mã hóa Huffman động (tạo bảng kích thước bảng mã tương ứng) JPEG 50 Hình 2.11: Sơ đồ mã hóa Huffman 60 Hình 2.12: Sơ đồ giải mã Huffman 61 Hình 3.1: Sơ đồ tồn hệ thống giải nén JPEG 64 Hình 3.2: Cây thư mục thành phần hệ giải mã Huffman 67 Hình 3.3: Thành phần đệm fifo thành phần đọc liệu từ flash huff_dec 76 Hình 3.4: Sơ đồ cài đặt FIFO với xung đồng hồ vào/ra độc lập 77 Hình 3.5: giản đồ thời gian thể trình ghi lên FIFO 77 Hình 3.6: giản đồ thời gian thể trình đọc từ fifo 77 Hình 3.7: Chân giao tiếp đệm fifo giải mã Huffman giải mã rle 78 Hình 3.8: Cài đặt đệm fifo_huffman 79 Hình 3.9: Giản đồ thời gian thể chức chân prog_full (với giá trị ngưỡng = 6) 79 Hình 3.10: Giản đồ thời gian thể chức chân prog_empty (với giá trị ngưỡng = 3) 80 Hình 3.11: Cấu trúc thành phần giao tiếp RAM 81 Hình 3.12: Dạng tín hiệu VGA 82 Hình 3.13: Khoảng thời gian tín hiệu 82 Hình 3.14: Dạng block 8x8 ảnh giải nén 85 Hình 3.15: Dạng qt tín hiệu hình 86 Hình 3.16: Phân bố liệu nhớ Flash 87 Hình 3.17: Giao tiếp chân FPGA flash cấu hình trạng thái đọc liệu người dùng 88 Hình 3.18: Cấu trúc thành phần gia diện flash 88 Hình 3.19: Giản đồ tín hiệu chân đọc flash 90 Hình 3.20: Tín hiệu báo tìm thấy đoạn liệu flash 90 Hình 3.21: Tín hiệu báo vừa hoàn thành đọc hết byte 90 15TU U15T 15TU U15 T 15TU U15T 15TU U15T 15TU U 15 T 15TU U15 T 15TU U15T 15TU U15T 15TU U15T 15TU U15T 15TU U15T 15TU U15 T 15TU U15 T 15TU U15 T 15TU U15T 15TU U15 T 15TU U15T 15TU U15 T 15TU U15T 15TU U15T 15TU U15T 15TU U15T 15TU U15T 15TU U15T 15TU U15 T 15TU U15T 15TU U15T 15TU U15 T 15TU 15TU 15TU 15TU U1 5T U15T U15T U15T Hình 3.22: Kết mơ tín hiệu vào giải mã Huffman 91 Hình 3.23: Kết mô giải mã RLE 92 Hình 3.24: Kết mơ giải lượng tử (iquant) 92 Hình 3.25: Kết mô chuyển đổi từ dạng quét zigzag sang dạng quét thông thường 93 Hình 3.26: Kết mô IDCT 94 Hình 3.27: Ảnh thử nghiệm q trình mã hóa giải mã 95 Hình A.1: So sánh số lượng đơn vị nhóm khác họ Virtex4 (nguồn FPGA) 101 Hình A.2: Bố trí thành phần linh kiện board thử nghiệm XC3S200 108 Hình A.3: Board mạch thử nghiệm spartan 109 Hình A.4: Bố trí chân giao tiếp khe mở rộng board spartan-3 110 Hình A.5: Hướng vào liệu Block RAM spartan3 112 Hình A.6: Cấu hình cho Block RAM hoạt động theo chế độ Dual Port hay single Port 113 Hình A.7: Cách thức bố trí RAM Block RAM 114 Hình A.8: Bố trí block RAM FIFO 115 Hình A.9: Sơ đồ giao tiếp nhân cứng 115 15TU U15T 15TU U15T 15TU U15T 15TU U15 T 15TU U15T 15TU U15T 15TU U15T 15TU U15T 15TU U15T 15TU U15T 15TU U15T 15TU U15T 15TU U15T 15TU 15TU U15 T U15T -7- MỞ ĐẦU: MỤC ĐÍCH ĐỀ TÀI Hiện nay, cơng nghệ điện tử phát triển trình độ cao đạt nhiều thành tựu bật nhiều lĩnh vực chuyên ngành khác Các sản phẩm điện tử ứng dụng nhiều mặt khác sống Các hệ thống điện tử xâm nhập vào thiết bị sản xuất vật dụng sống Các hệ thống điện tử trở nên phức tạp với mức độ tích hợp linh kiện cao Chúng khơng cịn hệ thống thực chức đơn giản mà ngày trở nên phức tạp, tinh vi, thực nhiều yêu cầu công việc, đa chức tốc độ đáp ứng lớn Đặt phát triển chung cơng nghệ điện tử tồn giới, thấy ngành điện tử Việt Nam non trẻ Chúng ta không tạo nhiều sản phẩm có sản phẩm sản xuất Việt Nam mức độ phần trăm đóng góp tổng giá trị chung sản phẩm chưa phải cao, đặc biệt khía cạnh cơng nghệ Có nhiều ngun nhân dẫn tới chậm phát triển điện tử Việt Nam Trong tương lai lâu dài, để điện tử Việt Nam có chỗ đứng vững chắc, cần phải xây dựng ngành điện tử với hệ thống sở hạ tầng công nghệ tốt, có khả chế tạo sản xuất sản phẩm có hàm lượng cơng nghệ cao, tự sản xuất linh kiện thiết bị, Tuy nhiên, để đạt thành tựu thời gian ngắn khó khăn lớn yêu cầu phải đầu tư tài lớn có lực lượng nhà khoa học cơng nghệ đơng đảo Vì vậy, ngành điện tử Việt Nam phải chọn hướng khéo léo để đảm bảo không ngày tụt hậu so với công nghệ điện tử giới Một giải pháp áp dụng phát triển theo hướng sản phẩm có

Ngày đăng: 26/01/2024, 16:13