Bài giảng hệ thống máy tính (computer systems) chương 3 nguyễn kim khánh

NKK-HUST Hệ thống máy tính Chương HỆ THỐNG VÀO-RA Nguyễn Kim Khánh Trường Đại học Bách khoa Hà Nội CS-HEDSPI2019 Computer Systems 149 NKK-HUST Nội dung học phần Chương Tổng quan hệ thống máy tính Chương Bộ nhớ máy tính Chương Hệ thống vào-ra Chương Các kiến trúc song song CS-HEDSPI2019 Computer Systems 150 NKK-HUST Nội dung chương 3.1 Tổng quan hệ thống vào-ra 3.2 Các phương pháp điều khiển vào-ra 3.3 Nối ghép thiết bị vào-ra CS-HEDSPI2019 Computer Systems 151 NKK-HUST 3.1 Tổng quan hệ thống vào-ra n n Chức năng: Trao đổi thơng tin máy tính với bên Các thao tác bản: n n n Bus hệ thống n CS-HEDSPI2019 Mô-đun vào-ra Thiết bị vào-ra Vào liệu (Input) Ra liệu (Output) Các thành phần chính: n Thiết bị vào-ra Các thiết bị vào-ra Các mô-đun vào-ra Computer Systems Mô-đun vào-ra Thiết bị vào-ra 152 NKK-HUST Đặc điểm hệ thống vào-ra n Tồn đa dạng thiết bị vào-ra khác về: n n n Nguyên tắc hoạt động Tốc độ Khuôn dạng liệu Tất thiết bị vào-ra chậm CPU RAM Cần có mơ-đun vào-ra để nối ghép thiết bị với CPU nhớ n CS-HEDSPI2019 Computer Systems 153 NKK-HUST Thiết bị vào-ra n n n Còn gọi thiết bị ngoại vi (Peripherals) Chức năng: chuyển đổi liệu bên bên ngồi máy tính Phân loại: n n n n n Thiết bị vào (Input Devices) Thiết bị (Output Devices) Thiết bị lưu trữ (Storage Devices) Thiết bị truyền thông (Communication Devices) Giao tiếp: n n CS-HEDSPI2019 Người - máy Máy - máy Computer Systems 154 NKK-HUST Cấu trúc chung thiết bị vào-ra Dữ liệu từ/đến mơ-đun vào-ra Bộ đệm liệu Bộ chuyển đổi tín hiệu Dữ liệu đến/từ bên ngồi Tín hiệu điều khiển Khối logic điều khiển Tín hiệu trạng thái CS-HEDSPI2019 Computer Systems 155 NKK-HUST Mô-đun vào-ra n Chức năng: n n n n n Điều khiển định thời Trao đổi thơng tin với CPU nhớ Trao đổi thông tin với thiết bị vào-ra Đệm bên máy tính với thiết bị vào-ra Phát lỗi thiết bị vào-ra CS-HEDSPI2019 Computer Systems 156 NKK-HUST Cấu trúc mô-đun vào-ra Bus Các đường liệu liệu Bộ đệm liệu Cổng vào Tín hiệu điều khiển Tín hiệu trạng thái Các đường địa liệu Khối logic điều khiển Các đường điều khiển CS-HEDSPI2019 Cổng vào Tín hiệu điều khiển Tín hiệu trạng thái Computer Systems 157 NKK-HUST Địa hóa cổng vào-ra (IO addressing) n Hầu hết xử lý có khơng gian địa chung cho ngăn nhớ cổng vào-ra n n n Các xử lý 680x0 Motorola Các xử lý theo kiến trúc RISC: MIPS, ARM, Một số xử lý có hai khơng gian địa tách biệt: n n n CS-HEDSPI2019 Không gian địa nhớ Khơng gian địa vào-ra Ví dụ: Intel x86 Computer Systems 158 NKK-HUST Sơ đồ cấu trúc DMAC Bộ đếm liệu Các đường liệu Các đường địa Thanh ghi liệu Thanh ghi địa Điều khiển đọc Yêu cầu bus Chuyển nhượng bus Ngắt CS-HEDSPI2019 Điều khiển ghi Logic điều khiển Đọc Yêu cầu DMA Ghi Chấp nhận DMA Computer Systems 183 NKK-HUST Các thành phần DMAC n n n n Thanh ghi liệu: chứa liệu trao đổi Thanh ghi địa chỉ: chứa địa ngăn nhớ liệu Bộ đếm liệu: chứa số từ liệu cần trao đổi Logic điều khiển: điều khiển hoạt động DMAC CS-HEDSPI2019 Computer Systems 184 NKK-HUST Hoạt động DMA n CPU “nói” cho DMAC n n n n n n n CPU làm việc khác DMAC điều khiển trao đổi liệu Sau truyền từ liệu thì: n n n Vào hay Ra liệu Địa thiết bị vào-ra (cổng vào-ra tương ứng) Địa đầu mảng nhớ chứa liệu nạp vào ghi địa Số từ liệu cần truyền nạp vào đếm liệu nội dung ghi địa tăng nội dung đếm liệu giảm Khi đếm liệu = 0, DMAC gửi tín hiệu ngắt CPU để báo kết thúc DMA CS-HEDSPI2019 Computer Systems 185 NKK-HUST Các kiểu thực DMA n n n DMA truyền theo khối (Block-transfer DMA): DMAC sử dụng bus để truyền xong khối liệu DMA lấy chu kỳ (Cycle Stealing DMA): DMAC cưỡng CPU treo tạm thời chu kỳ bus, DMAC chiếm bus thực truyền từ liệu DMA suốt (Transparent DMA): DMAC nhận biết chu kỳ CPU không sử dụng bus chiếm bus để trao đổi từ liệu CS-HEDSPI2019 Computer Systems 186 NKK-HUST Cấu hình DMA (1) System Bus CPU n I/O Module Memory Mỗi lần trao đổi liệu, DMAC sử dụng bus hai lần n n CS-HEDSPI2019 DMAC I/O Module Giữa mô-đun vào-ra với DMAC Giữa DMAC với nhớ Computer Systems 187 NKK-HUST Cấu hình DMA (2) System Bus CPU I/O Module n n DMAC DMAC I/O Module Memory I/O Module DMAC điều khiển vài mô-đun vào-ra Mỗi lần trao đổi liệu, DMAC sử dụng bus lần n CS-HEDSPI2019 Giữa DMAC với nhớ Computer Systems 188 NKK-HUST Cấu hình DMA (3) System Bus CPU DMAC Memory IO Bus I/O Module n n I/O Module I/O Module Bus vào-ra tách rời hỗ trợ tất thiết bị cho phép DMA Mỗi lần trao đổi liệu, DMAC sử dụng bus lần n Giữa DMAC với nhớ CS-HEDSPI2019 Computer Systems 189 NKK-HUST Đặc điểm DMA n n n CPU không tham gia trình trao đổi liệu DMAC điều khiển trao đổi liệu nhớ với mơ-đun vào-ra (hồn tồn phần cứng)à tốc độ nhanh Phù hợp với yêu cầu trao đổi mảng liệu có kích thước lớn CS-HEDSPI2019 Computer Systems 190 NKK-HUST Bộ xử lý vào-ra n n n Việc điều khiển vào-ra thực xử lý vào-ra chuyên dụng Bộ xử lý vào-ra hoạt động theo chương trình riêng Chương trình xử lý vào-ra nằm nhớ nằm nhớ riêng CS-HEDSPI2019 Computer Systems 191 NKK-HUST 3.3 Nối ghép thiết bị vào-ra Các kiểu nối ghép vào-ra n Nối ghép song song n Nối ghép nối tiếp CS-HEDSPI2019 Computer Systems 192 NKK-HUST Nối ghép song song Đến bus hệ thống n n n CS-HEDSPI2019 Mô-đun vào-ra song song Đến thiết bị vào-ra Truyền nhiều bit song song Tốc độ nhanh Cần nhiều đường truyền liệu Computer Systems 193 NKK-HUST Nối ghép nối tiếp Đến bus hệ thống n n n n CS-HEDSPI2019 Mô-đun vào-ra nối tiếp Đến thiết bị vào-ra Truyền bit Cần có chuyển đổi từ liệu song song sang nối tiếp hoặc/và ngược lại Tốc độ chậm Cần đường truyền liệu Computer Systems 194 NKK-HUST Các cấu hình nối ghép n Điểm tới điểm (Point to Point) n n Thông qua cổng vào-ra nối ghép với thiết bị Điểm tới đa điểm (Point to Multipoint) n n Thông qua cổng vào-ra cho phép nối ghép với nhiều thiết bị Ví dụ: n n n CS-HEDSPI2019 USB (Universal Serial Bus): 127 thiết bị IEEE 1394 (FireWire): 63 thiết bị Thunderbolt Computer Systems 195 NKK-HUST Thunderbolt 7.7 / THE EXTERNAL INTERFACE: THUNDERBOLT AND INFINIBAND 251 COMPUTER Memory Graphics Subsystem Processor Platform controller hub (PCH) DisplayPort DisplayPort PCIe x4 TC Thunderbolt controller Thunderbolt connector Thunderbolt 20 Gbps (max) Daisy chain TC TC Figure 7.17 Example Computer Configuration with Thunderbolt CS-HEDSPI2019 Computer Systems THUNDERBOLT PROTOCOL ARCHITECTURE Figure 7.18 illustrates the 196 NKK-HUST Hết chương CS-HEDSPI2019 Computer Systems 197