Bài giảng kiến trúc máy tính chương 5 bộ nhớ chính (tiếp theo)

13 0 0
Bài giảng kiến trúc máy tính   chương 5 bộ nhớ chính (tiếp theo)

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

Thông tin tài liệu

Bộ Nhớ Chính (2) VŨ NGỌC THANH SANG TRỊNH TẤN ĐẠT KHOA CƠNG NGHỆ THƠNG TIN ĐẠI HỌC SÀI GỊN Email: trinhtandat@sgu.edu.vn Website: https://sites.google.com/site/ttdat88 BỘ NHỚ BÁN DẪN – DYNAMIC RANDOM ACCESS MEMORY DRAM dùng n địa dồn kênh để nạp (2 lần) địa hàng địa cột vào đệm địa chỉ/ Dung lượng chip DRAM 22n × m bit Các chân tín hiệu điều khiển • RAS (Row Access Strobe): điều khiển việc nạp địa hàng • CAS (Column Access Strobe): điều khiển việc nạp địa cột • W/R = điều khiển ghi chip, W/R = điều khiển đọc chip Khoa Công Nghệ Thông Tin – Đại học Sài Gịn Kiến Trúc Máy Tính TỔ CHỨC CHIP NHỚ Cơ chế refresh DRAM • Điện tích tụ điện nhớ DRAM bị phóng điện liệu bị thay đổi • Khi đọc/ghi nhớ DRAM làm tươi tự động • Có 03 kỹ thuật làm tươi (refresh phổ biến) + Chỉ kích hoạt RAS (RAS – Only – Refresh) + Kích hoạt CAS trước RAS (CAS - Before - RAS - Refresh) + Làm tươi ẩn (Hiden – Refresh) Khoa Công Nghệ Thơng Tin – Đại học Sài Gịn Kiến Trúc Máy Tính Số Cơ chế refresh DRAM ❑ Chỉ kích hoạt RAS (RAS – Only – Refresh) • Sử dụng chu trình đọc giả để làm tươi DRAM • Tín hiệu 𝑅𝐴𝑆 đặt mức tích cực để chọn hàng • Các tín hiệu 𝐶𝐴𝑆 bị cấm • DRAM đọc bên hàng vào cặp dây bit khuếch đại số liệu đọc, nhiên không truyền chúng cặp dây I/O → Số liệu không truyền đệm lối Khoa Công Nghệ Thơng Tin – Đại học Sài Gịn Kiến Trúc Máy Tính Cơ chế refresh DRAM ❑ Kích hoạt CAS trước RAS (CAS - Before - RAS - Refresh) • DRAM sử dụng mạch logic làm tươi riêng • Quá trình làm tươi tự thực chíp DRAM • Địa làm tươi phát từ bên đếm địa Khoa Công Nghệ Thơng Tin – Đại học Sài Gịn Kiến Trúc Máy Tính Cơ chế refresh DRAM ❑ Làm tươi ẩn (Hiden – Refresh) • Chu kì làm tươi dấu sau chu kì đọc nhớ • Bộ đếm phát địa làm tươi Khoa Công Nghệ Thông Tin – Đại học Sài Gịn Kiến Trúc Máy Tính CÁC CHẾ ĐỘ LÀM TƯƠI NHANH DRAM ❑ Chế độ trang • Địa cột thay đổi, địa hàng giữ ngun • Để khởi phát q trình đọc, mạch điều khiển kích hoạt tín hiệu 𝑅𝐴𝑆 sau kích hoạt tín hiệu 𝐶𝐴𝑆 • Trong chế độ phân trang để truy nhập ô nhớ tiếp theo, ô nhớ nằm trang tín hiệu 𝑅𝐴𝑆 khơng bị cấm, có tín hiệu 𝐶𝐴𝑆 bị cấm thời gian ngắn, sau kích hoạt trở lại ❑ Chế độ cột tinh • Tăng nhanh tốc độ làm tươi DRAM • Tín hiệu 𝐶𝐴𝑆 giữ ngun khơng đổi mức thấp • Mạch điều khiển DRAM tự phát thay đổi tín hiệu cột ❑ Chế độ Nibble ❑ Chế độ nối tiếp ❑ Chế độ đan xen Khoa Công Nghệ Thông Tin – Đại học Sài Gịn Kiến Trúc Máy Tính THIẾT KẾ MODULE NHỚ BÁN DẪN • Dung lượng chip nhớ 2n ì m ã Thit k tng dung lng Tăng độ dài ngăn nhớ (tăng m) Tăng số lượng ngăn nhớ (tăng n) Kết hợp hai (tăng m n) Qui tắc: ghép nối chip nhớ song song (tăng độ dài) nối tiếp mạch giải mã (tăng số lượng) Ví dụ ❑ Tăng độ dài từ nhớ • Cho chip nhớ SRAM 4K x bit Hãy thiết kế mô-đun nhớ 4K x bit • Giải: Dung lượng chip nhớ = 212 x bit Chip nhớ có: 12 chân địa chân liệu Mơ-đun nhớ cần có: 12 chân địa chân liệu Tổng quát • Cho chip nhớ 2n x m bit • Thiết kế mơ-đun nhớ 2n x (k*m) bit • Dùng k chip nhớ Khoa Công Nghệ Thông Tin – Đại học Sài Gịn Kiến Trúc Máy Tính Ví dụ ❑ Tăng số lượng từ nhớ • Cho chip nhớ SRAM 4K x bit Hãy thiết kế mô-đun nhớ 8K x bit • Giải: Dung lượng chip nhớ = 212 x bit Chip nhớ có: 12 chân địa chân liệu Dung lượng mô-đun nhớ = 213 x bit 13 chân địa chân liệu Khoa Cơng Nghệ Thơng Tin – Đại học Sài Gịn Kiến Trúc Máy Tính Bài tập 1) Tăng số lượng từ gấp lần: Cho chip nhớ SRAM 4K x bit Thiết kế mô-đun nhớ 16K x bit Gợi ý: Dùng mạch giải mã -> 2) Tăng số lượng từ gấp lần: Cho chip nhớ SRAM 4K x bit Thiết kế mô-đun nhớ 32K x bit Gợi ý: Dùng mạch giải mã -> 3) Thiết kế kết hợp: Cho chip nhớ SRAM 4K x bit Thiết kế mô-đun nhớ 8K x bit Khoa Công Nghệ Thông Tin – Đại học Sài Gịn Kiến Trúc Máy Tính THANK YOU FOR YOUR ATTENTIONS Khoa Công Nghệ Thông Tin – Đại học Sài Gịn Kiến Trúc Máy Tính

Ngày đăng: 10/10/2023, 18:31

Tài liệu cùng người dùng

Tài liệu liên quan