DAI HOC QUOC GIA HA NOI
PHAN TICH, THIET KE VA MO PHONG
CÁC HỆ THỐNG XỬ LÝ SỐ ĐA TỐC ĐỘ VÀ ỨNG DỤNG TRONG TRUYỀN DẪN
Trang 2MUC LUC PHAN MO ĐẦU * Danh sách những người tham gia thực hiện dé tai Trang CƠ SỞ CỦA XỦ ¬ 2
1.1 Bic trig của các bộ lãng tốc độ mẫu và giảm tốc độ mẫu _ 3 trên lĩnh vue tan sổ
1.2 Mạch lọc trong các hệ thống thay đổi tốc độ mẫu 8 13 Thiết kế các bộ lãng và tốc độ mẫu da tầng 16
14 Khai tig da pha 20
LS Bộ chuyển đổi tốc độ lấy mắu theo tỉ số bất kỳ 2 L6 Din loc s6 33 1.7 Dần lọ: và mạch lọc đặc biệt 40 LS Civ mach loc bi 44 1.9 Các mạch lọc da mức cĩ thể diều chỉnh dọc 4 Chương 2 50 ĐÀN LỌC ẢNH GƯƠNG VUƠNG GĨC (QME) 21 Mediu 50 2.2 Cẩn trúc của dần lọc QME2-kênh 50 23 Quan hệ giữa các tín hiệu trong dn loc QMF 51 24 Dàn loc QMP khơng chồng phổ 32
2.5 Thue hien dan loc QMF khdng chéng phổ dom giản 54
2.6 Dan loc FIR QME 35
2.7 Dan loc IIR QMF khơng chồng phổ 64 28 Dàn lọ QME M-kênh 6 9 Dan loc gid QMF điều chế cosine 82 2.10 Dan lọc đã mức 9 Chương 3 % MẠCH LỌC THÍCH NGHỊ TRONG LĨNH VỤC: TẤN SỐ 3.1 Thực hiện các mạch lọc thích nhỉ khối 9% 3.2 Thuậ tốn LMS khối % 3.3 Thuậttốn LMS nhanh (BLMSF) 100
34 Các pháp biến đổi trực giao 103
Trang 3
TIỂU BIỂU CỦA XỬ LÝ
DA TOC DO VA DAN LOC Mã hố tiếng nĩi và tí
Trang 4DANH SACH CAN BỘ THAM GIÁ THỰC HIỆN ĐỂ TÀI: Họ tên cán bộ thục Ý Học vị học — ` Cơquan cơng tác hiện để tài hàm chức vụ 1 Hồ Văn Sung trưởng TT ĐT&VT Đại phịng xử lý số - Học Cơng nghệ tín hiệu Đại học quốc gia Hà nội
3 Trịnh Ngọc Khoa ' Cử nhân thực ` TTĐT&VT Đại
tap sinh cao học Khoa hoe
học Cơng nghệ Đại học
4 ——— quốc giá Hà nội
3 Lê Thành Quế Girnhin, thus TT DT&VT Dat upsinh ca học Khoa hoe
hoe Cong nghề Đại học
SỐ ‘que gia Ha nei
4 Trấn Ngọ Quý [ Cirnhan, thye TT DI&VT Dai tập sinh cao Hoc Khoa hoc hoe Cơng nghệ Dai hoe quốc gia Hà nội
Š Phạm Ngọc Hùng | Cử nhân, thực Bộ mơn Cơng nghệ tập sinh cao phan mềm học Đại học Cơng ngh ĐHQG Hà nội
TĨM TẮT NHỮNG KẾT QUÁ CHÍNH CỦA ĐỀ
1 Yen ae tis "hân tích thiết kế vã mơ phỏng các hệ thong xử lý tin higu so da toc 1g dung cho truyén dn thong tin da tan dùng phan mém MATLAB là QC 02.02
3 Chủ tr đề t
3 Những kết quả chính: a, Kết quả về khoa ho:
Đây là để tài khoa hoe cơng nghệ mới Để tài đã giúp chúng nghiên cứu, tìm hiểu, phân tích, thốt kẻ và mơ phơng các ký thuật xử tới và áp dụng cho cơng nghệ truyền thơng cũng như xử lý thơng tin hiện đại Trên cơ ở để ài này, chúng tơi đã đang 3 hà tạp chỉ và áo 9 khỏa học tại hội nhị và dang chuẫn bị đang một bài nữa trong tạp <hí KH của ĐHỌG Hà nội
Trang 5Để tài này đã giúp cho cử nhân Phạm Ngọ Hùng và Trịnh Ngọc Khoa hồn thành khố luận thực tập trở thành cán bộ hợp đĩng đài hạn của Khoa Cơng nghệ 3 luân văn dại học và hai luận văn cao học (sắp bảo vệ)
cc Kết quả nâng cao tiêm lực khoa hoe: Nâng cao ình độ khoa học cho cần bộ và cung cấp kiến thức cho sịnh Viên thực tập sinh cao học, từng hước hội nhập với tr lưu, nghiên cứu khoa học của các nước trong khu vực và thế giới
Trang 6PHANI
CAC HE THONG XU LY $6 DA TOC DO VA DAN LOC
CHUONGE -
CƠ SỞ CỦA XỬ LÝ SỐ ĐA TỐC ĐỘ VÀ ĐÀN LọC 1.1 Mở đâu ác hệ thống xử lý số ín hiệu đã xết rong các giáo trình ° 4# Jý số đất .hiêu cơ sở "thuộc lớp các các hệ thống xử lý cĩ tốc độ số liệu duy nhát; nghĩa là tộc do số liêu là như nhau tại mọi nút từ lõi vào cho đến lối ra của hệ thống úy nhiên, trong nhiều ứng dụng thực tế, tí hiệu với tốc độ lấy mẫu đã cho cần dược chuyển đổi thành một tín hiệu tương đương với tốc độ lấy mẫu khác “Chẳng han trong audio số, cĩ ba tốc độ số liệu khác nhau thường xuyên được sử dung: 3 kHz cho sĩng phát thanh, 44,1 KHz cho dia compact va 48 kHz cho quay bang audio (DAT); hoae nhu trong các ứng dung video, we độ lấy mẫu vũ tín hiệu video tổng hợp của hệ thống NTSC và của PAL tương ứng là 4 31§IRIRMIHZ và 17,734475 MIH2 trong khi tốc độ số liệu của tín hiệu video thành phân số hụ là 13,5 MH và 6.75 MHZ cho các tín hiệu độ chi và sự khác nhau về mầu Cịn cĩ nhiều ứng dụng mà tín hiệu ở lối vào và lối ra hay tại các nit trung gian Khác nhau của hệ thống cổ tốc độ lấy mẫu khác nhau sẽ thuận lợi hơn nhiều, bởi vì số lượng các phép tính tốn sẽ giảm đi đáng kể nếu chọn dược tốc độ số liều hợp lý Để đạt tốc độ lấy mẫu khác nhau tại các tầng khác nhau thì các he thống xử lý xố đa tốc độ phải sử dụng ð0 dâng đốc đồ mmẫu và Bộ giảm t0e dO mau Hai bộ phận này kết hợp một cách hợp lý với các phân tử cơ bản của hệ thống là bộ cơng, bộ nhân và bộ trẻ đơn vị để tạo thành hệ thống xử lý cĩ tốc độ mâu khác nhan tại các tầng khác nhau Hệ thống như vậy được gọi là hệ thơng xử Jý 0 da lốc do Trong giáo trình xử lý ín hiệu cơ sử, chúng ta đã xĩt phép tăng tốc độ mâu và giảm tốc độ mẫu trên Tĩnh vực thời gian; dị đồ trong phần này chúng chỉ xét tính chất của các hệ thống này trên lĩnh vực tấn số, Để tạo nên các hệ thơng xử lý xố tối ưu về phương diện tính tốn, cũng như về phương diện tín hiệu, nghĩa là ít sai số và méo dạng tí hiệu trong quá trình xử lý, cần phải chọn cau trúc sao cho số lượng các phép tính tại tốc độ mầu đã cho phãi ít nhãi và hiệu nâng xử lý cao nhất: Muốn vậy cần ghép nối tiếp các bộ lấy mẫu tăng và giám với các mạch lọc sỡ một cách hợp lý Trong phần này sẽ xét các cầu trúc nw vay Ngồi ra, vai trị cũng như các qui định về đáp ứng tấn số của các bộ
lọc số hay sự phối hợp giữa các bơ chuyển đổi tốc độ mẫu để đạt được hiệu quả
tính tốn cáo cũng được xem xét và phân th: và từ đĩ xây dụng nên các cầu
trúc đa tầng Phép khai triển da pha và ứng dụng của nĩ trong các he thổng cĩ hiệu quả tính tốn cao cũng được phát triển trong phần này
Trang 71-1 Đặc trưng của các bo tang tốc độ mẫu và giảm tốc do mau trên lĩnh vực tan số
1.1.1 Bộ giảm tĩc độ mẫu "Nhữ đã biết trong chương Ì của tập Ì, quan hệ giữa tín hiệu vào và ra của bộ gưảm tốc độ suấu hay cịn gĩi là bở nớn được biểu thị bởi hệ thức:
yoln| = xIMn} an
trong đĩ M là số nguyên Theo định nghĩa này thì chỉ những mẫu của tín hiệu Ii yao xin] ở những thời điểm bảng bội số của M thì được bộ giảm lốc độ mẫu siữ lại Hình E.1 mơ tả tín hiệu lối vào và lối ra của bộ giảm tốc độ mẫu với M xnB—IML—
Hình 1.1 Tín hiệu vào và tín hiệu ra của bộ giảm tốc độ mẫu
y giờ nếu lấy biến đổi -z hệ thức (1.1), thì quan hệ vào/£a trên phương, diện biến đồi-⁄ được biểu thị bằng:
Yg2)=- ŠxIMnh
d2) Vẽ phải của (1-2) khơng thể biểu thị trực tiếp quá XŒ), vì xây chúng ta phải định nghĩa một đấy trung gian x;Ín] cĩ các giá trị của mắu giống như của xỊn]
Trang 8~ Êảng exon t9
Bày giờ x/Ia| cĩ thể liên hệ với xỊn] quả hệ thức xi|n| = c[n|x|n], ở đây c[n|
dược định nghĩa bởi
cln|= Ì 0,cácgiatm kde as)
ln| cịn được biểu thị dưới dạng khác như sau: elnl= LS wee 16 art đối -; của nĩ, tạ trong d6 Wy, thủ được: Thay xi[nl = clnlx[n] vào biểu thức ,2xInhinr° "xẻ (‘Swap fee 1 S( Sane " » an eis gi
Do vy, sau khi thay (1.7) vào (1.4), chúng tà xẽ thủ được biến đổi -z của hiệu lối rà của bộ giảm te độ mâu liên hệ với biến đổi ‹ z của tín hiệu lối ào theo hệ thức: Y= X xu Mwy (18) Tir day cũng cĩ thể tìm được quan hệ giữa tín hiệu vào và ra của bộ giảm tốc độ mẫu là (19)
Trang 9
"âu vẽ đồ thị phương trình (1.11) chúng ta ẽ thấy sự chồng phổ xây ra giữa hai thành phần Xe”) va Xo) That vậy, đĩ thị của 1/2X(e"”) trên hình 1.2b được vẽ bằng đường đậm nét cịn đồ thị của phần 1/2X(-e”"°) thu được bằng
cách dịch đồ thị của 1/2X(e"*) sang phải một lượng bảng 2z như chỉ bằng dường chấm chẩm trên hình 1.2b, bởi vì ta thấy 2) = Nein 042) M=2 Qe oz 0 g1 2N Hình L Sf chống phổ (miền gạch sọc) gây ra do sự giảm tốc độ mâu
Trang 10Xe") A INA, lộn E20 Nữ 2n SƠ a) 2Yue") XE Xe’ toe 0 x 2N tb) o
Tình 1.3 Phổ tín hiệu lối vào và lối rà của bộ giảm tốc độ mẫu khơng cĩ chĩng phổ
Vì tín hiệu lối vào bị giới hạn đãi đến tân số œ =z/2, nên phổ lối ra gần ing như phổ lối vào chỉ khác là bị kéo đài gấp 2 lần trên trục tần số, cịn biên độ thì giảm di một nửa Đối với trường hợp M = 3 (hình 1.4c) , phổ tín hiệu lối tri bị biển dạng rất nhiều vo với phổ lối vào; điều này là do sự chồng phố gây ra
(©)
Hình 1.4 (a) Phổ của tín hiệu vào Phổ của tín hiệu ra của bộ giảm tốc độ mẫu: (b) với M=2, (c) với M=3,
Trang 11Bo tang te Bộ ny 10e do md bối hệ xố L cịn cĩ tên gọi do miu
ở Mây tín hiệu lối vào là x|n| và lối ra là hộ nội xuy hay hộ giản xIn/LJ, n=021.21 xin|= | 0, ếcgfatikhác " L ấy biến đổi cz của win], tà được Ya "= zane = Eximy ti" =X) (119
Từ biểu thức của biến đổi -2, chúng ta cĩ thể thu được quan hệ giữa tín hiệu vào Và rả của bộ tăng tốc độ mẫu trên Tĩnh vực tấn số bằng cách thay z = e”) vào 019)
Ye") = Xe") q15)
“Từ dĩ ta thấy rằng phổ của tín hiệu lối ra của bo tang We độ mẫu là các phiên bản của phổ của tín hiệu lối vào bị nến lại L Kin, do vậy bộ tầng tốc độ mẫu khơng gây ra hiện tượng chống phố và vì vậy khơng làm mất thĩng tin Các phiên bản bị nền được gọi là đøớ:, như vây, bộ tăng tốc độ mẫu tạo nên L- 1 ảnh và gây nên hiệu ứng anf Hin 15 mo ta ph tín hiệu lõi vào và lối ra của bộ tăng tốc độ mẫu với hệ số L =2 Chúng ta cĩ thể mình hoạ sự tãng tốc độ mẫu nhir MATLAB, Tin higw lơi vào là một dãy nhân quả cĩ chiều dài hữu hạn bằng 100 và đáp ứng tấn xố xiới hạn đãi được phát ra nhờ hàm i2 Chương trình PÌ_ 2 sau đây viết cho bộ tăng tốc độ mẫu với L = $ Do đĩ phổ lối mì cĩ 5 thành phần gồm phiên bản của ín hiệu lối vào và L-l =4 ảnh, như trên hình 1.6 Xe) ` (by
Trang 12
Hinh 1.6 Ph tin higu vào và ra của bộ tầng tốc độ mẫu với hệ xố L=5 1,2 Mạch lọc trong các hệ thống thay đổi tốc đĩ máu 1.2.1 Mach lọc giảm tốc độ mẫu
“Trong nhiều ứng dụng, bộ giảm tốc độ mẫu thường được đặt trước một mạch lọc số thơng thấp Mạch lọc này đảm bảo cho tín hiệu giảm tốc độ mí được giới hạn dai ở trong vùng z/M và được gọi là /mạcH /oc giảm dốc độ mắu (hình I.74) ey fim Im}~ xin] vinf yin} 0 @rM os to (a) dì Hình 1.7 (4) Mạch giảm tốc độ mẫu hồn chỉnh và b) đáp ứng tần số lý tưởng của mạch lọc giảm tí c độ máu
Đắp ứng hiền độ của mạch lọc giảm tốc độ mẫu lý tưởng được cho bởi
biểu thức sau: 1 lalEo,/M
THe") en |, x/M stots x
(1.16)
trong đĩ «op la tn 86 cao nt edn duge giữ lại rong tín hiệu được giảm tốc độ mẫu, Hinh 1.8 mo ta ảnh hưởng của mạch lọc giảm tốc độ mâu lên đặc trưng tin số của tín hiệu lối ra y[n| của bộ giảm tốc độ mẫu với M = 2 Hình | 8a ve phổ cửa tín hiệu lối vào x[n] và phổ của mạch lọc giảm tốc độ mẫu Các mép, đãi thơng và dải chặn của mạch lọc giảm tốc độ mẫu tương ứng là œ,/2 và x/2, 4 day so, cũng là tần số cao nhất của tín hiệu lối vào cần được bảo tồn ở lỗi rà của bộ giảm tốc độ mâu
Trang 13Từ (1.11), đáp ứng tấn xổ Yee") mâu cĩ dang Jn hiệu lõi ra của bộ giảm tốc độ Yef)= Live’ MeO Xe") “a LXer te a bì Xe") 0 @| x Oo ye") “my OO ©
Hinh 1.8(a) Phổ của tín hiệu lối vào xỊn].(b) của tín hiệu lối ra
của bộ giảm tốc độ mẫu với xIn] đã được lọc trước, (c) Phổ của tín hiệu ra của bộ giảm tốc độ mâu hệ số M=2 chưa được lọc trước, biểu thị vùng chống phổ
Ở đây Vie”) fa dip ứng tấn số của lối ra của mạch lọ: giảm tốc độ mẫu dược lọc trước, nên khơng cĩ sự chồng phủ giữa hai phổ ở lõi ra của bộ giảm tốc độ mẫu (hình 1.§b) Tuy nhiên, khơng thể khơi phục lại được hồn chỉnh t hiệu lối vào gốc xỊn] từ phiên bản đã được giảm tốc dộ mắu y[n] Mạch lọc
12) được sử dụng để bảo tồn Xe”) trong vũng lợi < soy/2, nĩ cĩ thể xây dựng lại phần này một cách chính xác từ y[n] Nĩi cách khác, nếu xịn| khơng được: lọc tước khi giảm tốc độ mẫu, thì 2 thành phần 1/2Xée”) và L/2X(-e”) sẽ chĩng phỏ kết quả ở lối ra của bộ giảm tốc độ mẫu cĩ sự chồng phổ rất mạnh (hình Xe) Cán lưu ý răng tín hiệu lối vào xịn| tương ứng với đáp ứng tấn số X(e") €6 thé duge khỏi phục lại từ phiên bản giảm tốc độ mẫu cũa nĩ nếu thừa
Trang 14
0 gti te do mau ling 4/3 Bộ giảm tốc dộ máu với thừa số giảm tốc Hộ mẫu phần xố nhữ vậy sẽ được khảo sắt trong phần sau 1.22, Miạch lọc tăng tĩc độ mẫu,
Đĩ là mạch lục thơng thấp cĩ nhiệm vụ loại bỏ tồn bộ các ảnh do xự ốc độ mẫu sinh ray vì thế mạch lọc này bao giờ cũng được mắc su bộ tốc độ mẫu, Đáp ứng tần sổ của mạch lọc lãng tốc độ mhâu này cũng cĩ giống như mạch lọc giảm tốc độ mẫu (hình 1.7b) Do vậy, một thiết bị {ang tốc độ máu hồn chỉnh cĩ sơ đồ khối cho trén hin 1.9
Tình L9 S0 đồ khối của bộ tăng tốc độ mẫu hồn chỉnh
“Thơn lĩnh vực thời gian, y|n] là nhân chập của yjn| với đáp ứng xung hịn| của mạch lọc tăng tốc độ mẫu Hz), kết quả là các máu giá tị khơng do bộ tảng tốc độ mắu chèn vào bị loại bỏ bi mạch lọc H/) Hình 1.10 mơ tả ảnh hưởng của mạch lọc tăng tốc độ mẫu trên lĩnh vực thời gian xin} † ot a il vii L=2 ato" xã 7 I hịn| tư ae) Ly yin} ;ư[ÍÏttlu, —, Hình 1.10 Phố của tín hiệu lối ra của bộ tăng tốc độ mẫu liên hệ với phổ của tín hiệu vào bằng hệ thức Yue) = xe")
Vi trường hợp L = 2 thì phổ lồi ra của bộ tăng tốc độ mẫu là Xíe""), Hình (1.111 ho thấy phổ của tín hiệu vào X(e”), phổ của tín hiệu ra của bộ lãng tốc độ mẫu Yj(e'°) và phổ ở lối ra của mạch lọc lãng tốc độ mẫu Y(”) = X(e?”)
Trang 15+ AM Ú R2 ° (b) Yeo") a m2 0 a x © ©
Hình 1.11 Phổ của (4) tín hiệu lối vào,
(b) của tín hiệu lối ra của bộ tăng tốc độ mẫu
(e) của tín hiệu lối ra của tnạch lọc tăng tốc độ mẫu
.đổi tốc độ máu bằng hệ sở phân sở hữu tỉ
Trong thực tế, các bộ tãng tốc độ mẫu và giảm tốc độ mẫu nĩi trên được số LTI, Hệ thống phức tạp như vậy thường được cầu tạo dưới dạng nối tiếp, bi vì dạng này tiết kiệm được rãi nhiều phép tính tốn cũng các thành phần phán cứng Trong phần này, chúng la sẽ nghiên cứu một sở dạng nổi tiếp đặc bit và một số dạng tương đương mà khơng làm thay đối quan hệ vào-ra Nhờ sự phép nối tiếp bộ tăng tốc độ mẫu và giảm tốc độ mẫu mà cĩ thể thay đổi được tốc độ lấy mẫu với hệ sO bấi kỳ (hình 1.12) Điều cần quan tâm là xác định một điều kiện để mạch ghép nối tiếp ita mot bo giảm tốc độ mẫu với hệ số M với một bộ lăng tốc độ mẫu hệ số L, cĩ thể trao đối vị trí cho nhau mà khơng làm thay đổi quan hệ vàu-ra Cĩ thể thấy ngay rằng điều đĩ cĩ thể làm dược khi và chỉ Khi M va L là nguyễn tố với nhau Như vậy, khi mắc nối tiếp một bộ giảm tốc độ mẫu hệ số M với bộ tăng tốc đội mẫu hệ xổ, thì sẽ tạo được bộ giảm tốc độ mẫu hệ số MỊL hoặc nếu mác nỗi tiếp một bộ tăng lốc độ mẫu hệ số L với một bộ giảm tốc độ mẫu hệ xổ M thủ được một bộ tng tốc độ mẫu hệ số L/M Cĩ bai khả năng để thực hiện cách hep noi tiệp như mơ tả trên hình 1.13 Trong số các Khả năng này, thì sơ đồ cho tron bình 1.13b Tà hiệu quả hơn cá, vì chỉ một trong hai mạch lọc Hu(z) hoặc (z1 thích hợp: cho mạch lọc tầng tốc độ mẫu và mạch lọc giảm tốc độ
Trang 16
máu phụ thuộc vào các tấn xố của dit chan /L hoặc a/M cái nào là cực tiểu Cán lưu ý rằng trong các hè thống cĩ tốc độ mẫu thay đổi của hình 1.3, thì hệ thơng (4) bảo tồn các thành phần tần xố của tí thống (b) Do xây, cấu hình mong muốn để thay đổi tốc độ mẫu dye ehi ra tren hind 1 13e, xinL vn lu vn xin 4 vin| Thụ yal ø <0) Hình 1.12 Hai cách sắp xếp khác nhau của bộ lãng và giảm tốc dộ mẫu trong mạch nổi tiếp Hai mạch trên tương đương nhau khi M và nguyên tổ cùng nhau Trong hình này thì mạch lọc H(⁄) cĩ tấn số cắt của dải chặn đã được chuẩn hố là «oc min { (17)
Mạch lọc này vừa loại bỏ các ảnh do bộ tăng tốc độ mẫu hệ số L gây ra lại vừa loại bỏ hiện tượng chồng phổ do bộ giảm tốc độ mẫu hệ sổ M gây ra fi Hi Hii @ of bing ieplia fe Ladi} @đ) â Tinh 1.13 So d6 tng quat dé tâng tốc do mu he s6 LIM,
Trang 171.3.4 Các yêu cầu về tính tốn
Như đã nĩi, các mạch lọc trong các hộ lãng , giảm tốc độ mâu cĩ thế được thiết kế hoặc bằng các mạch lọc xố FIR hoặc I4 Đối với các hệ thống xử lý dơn tốc độ thì người ta hay sử đụng các mạch loc HR, vì các mạch lọ: này hiệu quá hơn FIR vẻ phương điện tính tốn; do d6 mach loc HK được ưa dùng cho những ứng dụng mà ở đây cần được giảm thiểu sự tính tốn Trong các hệ thong xit ly da tốc độ, thì điều này lại khơng hồn tồn như vậy Chẳng hạn, chúng ta hãy xét cấu trúc của một bộ giảm tốc độ mầu hệ số M Nếu mạch lọc giảm tốc độ mẫu H(z) là một mạch lọc FIR chigu dai N được thực thì dưới dạng: trực tiếp, thì khi đĩ yIn|= Xhikhln~k] (18)
Bay giờ, cứ M mẫu tín hiệu lối vào thì bộ giảm tốc độ máu cho máu thứ M di ra lỗi tả Do vay trong biểu thức (1.18) chỉ cần inh các giá trị của n là những số nguyên lần của M cho ơi ra y|n] và thự hiện các tính tốn ong M-1 máu Nhờ đĩ, dã iế kiệm được M ln các phép tính tốn Mật khác, nếu Hự; là mot mach foc IR bậc K với hàm truyền dạng, Xứ) _ Pữ) Hữ)= 1 Xe Dea) tem Ly k k
Pứ)= Ep" De)=1+ Ede (120)
Nếu mạch lọc cĩ cẩu trúc dạng trực tiếp thì
win] = «lw[nsl]| -dyw[n-2]- - duwn-K] + xÍn| d21a) yin] = pin] + piw[n-l] + + pywln-K] (1.210)
In] được giảm tốc độ mẫu, nên khi tính y[n] sử dụng (1.21) chỉ cần tính các giá trị của n bảng một số nguyên lần của M mà thơi Tuy nhiên, i hiệu trung giam w|n| tong (1.214) phải được tính với tất cả các giá tị của n “Chẳng hạn, khi tính gi trị lỗi ra
YUM] = powiM] + p,wIM-1]+ + pwIM-K]
thì K+l giá tị liên tiếp của vn] vẫn được yêu cầu Vì thế, tung trường hợp uy, Mộc tiết kiệm tính tốn ít hơn hệ số M, Do vậy, hiệu quả tính tốn khi sử dung mach loc FIR cao hom Fa ding mach loc IIR Vi du sau day cho thay su so sh 10 ret hom, Ví dụl,1 So sánh mức độ phức tạp trong tính tốn của bộ giảm tốc độ mẫu hộ số M được thực thi khi sử dụng mách lo giảm tốc độ mau FIK và HIR nếu tốc độ lấy mẫu tín hiệu lối vào xịn] là F và số lượng phép nhân trên một giấy ký hiệu là Rụ,
Trang 18
mạch lọc này mắc nối tiếp sau bộ giảm tốc độ mẫu, thì: Rous = Nx FM Đối với mạch lọc HIR bậc K thì Ry = (2K41) XE
"Nếu mạch lọc này mắc nối tiếp sau bộ giảm tốc độ mu thì Rau = K XE + (K41) x F/M
3 thế trong trường hop mach lọc FIR chúng ta đã giảm bớt được các phếp tính tốn một thừa xố M; Trong khi với mạch lục IIR chúng ta chỉ tiết kiệm được thửa số MỊ2K+)J(ME+I)K*I], với M=10, K=9
kiệm được thừa số 1.9, Tuy nhiên, trong một số trường hợp các mạch lọc IIR cũng cĩ hiệu quả tính tốn cao hơn,
Đối với trường hợp các hộ tăng tốc độ mâu, tình hình cũng tương tự, cĩ là nếu mạch lọc tăng tốc độ mâu H(z) là mot mach loc FIR thi tiết kiệm tốn với thừa sổ L, ngược lại, nếu mạch lọc tăng tốc độ mẫu là [IK tiết kiệm được ít hơn thì sẽ
1.2.5 Thay đổi tốc độ mâu nhs MATLAB “Trong hộp cơng cụ xử lý tín hiệu của MATLLAB cĩ ba hàm sổ đặc biệt để tảng tốc độ mẫu, giảm tốc độ mẫu và thay đối mẫu Đĩ là các hàm số: dcimale, incrp và rẻsample Ham decimate được sử dụng để giảm tốc độ mẫu của véc tơ tín hiệu lối Vào hệ sổ M và phát tín hiệu ra y theo lệnh y= dcimate(x,M.N;
Trang 19Ham interp 66 thể duoe sir dung dé tang te do miu et tin higu Wi v0 Xin] md he SOL va phat tín hiệu lối ra In] theo lệnh sau: y= interp(s,L.Naalpha)
hoặc Lyshl= intemp(x.L.N alpha),
trong dĩ h là hệ xổ của mạch lọc Mạch lọc thơng thấp được thiết kế để chèn thêm các mầu giá tr khơng là mạch lọc thong thap FIR d6i xứng cĩ chiều dài 2LN +1, ữ đây N < 10 Tin hiệu lõi vào được giả thiết là
vùng Ø < ø < alpha, ở đây alpha < (,5 Để áp dụng ham inlerp, chúng du sa
Vi du 1.3 Gii sử x|n| là tín hiệu lối vào của bộ tăng tốc độ mẫu hệ số L gồm hai day hình sin tin $6 1a £, = 0,043 va f, = 0.031và cĩ chiều dai N= 50 Hinh 1.16 cho thay d6 thi cia day vao và ra của bộ tăng tốc độ mẫu:
Hinh 1.16 Tin higu vao và ra của bộ tăng tốc độ mẫu hệ $6 L=3
tạ, hầm zesàiple trong MATLAB cĩ thể được sử dụng để lãng tín hiệu lối vào với hệ số khơng nguyên, dang L/M và phát ra tín hiệu lối ray theo lệnh sâu: resample(x.L
resaple(x.LM.h)
Iyh|= msaple(x.L.M),
Trang 20Vi du 1.4 Việt chương trình thực hiện sự tăng tốc độ mẫu của tí hiệu lõi ào xIn| là tổng của hai tín hiệu hình si cĩ tần số Í, = 0,43 và [, (LAI, bởi hệ
KT
Hình 1.17 Tín hiệu vào và ra của bộ tâng tốc độ miu he số 5/3
1.3 Thiết kế các bộ tăng tốc độ mẫu và giảm tốc độ mẫu da tng
Trang 21fie He |} fin] fei] fee] ® Hình 1.18 Cấu trúc của bộ tâng tốc dộ mâu 2-ting (4) và bộ giảm lốc độ mẫu 2áng pe yo He) 8,-0.002, 80,001 0 80H 20082 6K Hy x 12KHZ xo ns) F (bì
Hình 1.19 Minh hoạ thiết kế mạch lọc giảm tốc độ mẫu của ví dụ 1.5
`Với các qui định đã cho thì bậc được xác định từ cơng thức 1.22 cho kết quả là N = 1808 Do đồ, số phép nhân trong một giây mà bộ giảm tốc độ mẫu phải hục hiện nếu chỉ sử dụng một bộ giảm tốc độ mẫu duy nhát với hệ sỡ 30 là 12000 ` 30 1236000
Bảy gi, nếu chúng ta thực hiện H(z) dưới dạng nối tigp cita Ge! JFL), thi mạch lúc mẹ G(z) bây giờ phải cĩ các qui định như trên hình _L.20 tương đương với vẽ lại hình 1.19b nhưng với các qui định tăng lên 1S Hình 1.20b ve đáp img biên đơ của mạch lọc G75) Đáp ứng mong muốn của F(z) cong được ve tren hinh 1.20b d6, bằng đường chăm chấm Lưu ¥ rằng đáp ứng mong muơn cia F(Z) 66 dài chuyển tiếp rộng hơn, nên nĩ trả ra vùng giữa hai đái thơng của G11, Se đồ khối để thực thì G0! JF(/) chủ trên hình I.21a
Trang 22
IG(e°J xxx ro 27KHy 3KH/ 6KHz I2KHz đầm) (51) E2 F (a) Hee") 0 18011: 200Hz_ 600H1z 12KH¿ an o ff F-ASEyAS F (by
Hình 1.20 Thiết kế mạch lọc dựa trên phương phái
độ máu FIR `Vì F(z) và G(2)°) mắc nổi tiếp, nên độ mấp mơ tổng thể d bằng tổng độ imap mo dB eta dai thong eta F(Z) va G(2"), Do vay, ching ta 66 thé ean bang cách thiết kế F(z) và G7) cĩ cùng độ mấp mơ của dải thơng là 8, = 0.001 phải bang 0002) Ngồi ra dé he thống tổng thể cĩ độ mấp cơ của dải chặn cũng tốt như của các hệ thống thành phần thì các qui định đối với ơ, cho ca PU) Hin G2) veo thé due giữ nguyên là Š, = 0,001 Do đĩ, các qui định đổi với mạch lọc giảm tốc độ mắu FIR là mạch lọc giảm tốc 6 & 0001, A= 300/120, (1.234) 0/001, AF=420/12000 —- (1235) Bặc của các mạch lục F(z) và Cz) vẫn được xác định từ cơng thức (1.22) là Bậc của Gự) : 129 Bậc của F(Z): 92
Như vậy H(/) trong hình 1.194 đã được thay bằng F(/G(2'') trong hình 1.234 Chiều dài của HỢ) với cấu trúc thực thí trự tiếp là 1809 trong khi chiều dài của F(z)G/(2!9 là 92+1§x129+1=2028, Cĩ nghĩa là chiều dài của mạch lọc tổng thể đã tăng lên Tuy nhiên độ phức tạp về tính tốn (xổ lương các phép nhân trên một giáy) của cầu trúc mới F(zJG(/') lại giảm đi đáng kế khi sử dụng,
trúc nơi tiếp tương đương như đã được mơ tà trên hình L.4
Bây giờ, nếu ta khái triển he số M của bộ giảm tốc độ mâu trong bình 1.234 thành dạng MỊM,, với M, = 1S, M, = 2, như trên hình 1.23 xau đồ nhờ xấu trie nd tiếp tương đương, chuyển thành dạng như trên hình 1.23 Từ
Trang 23130x(800/2) = $2000 phép tính nhân trên mot giay BE thye thi F(z) noi tigp bởi hộ hệ xố 15 yêu cầu tâm tốc độ mẫu Rụ = 93x(12000/15) = 744000 phép tính nhân trên một giây Như vậy, F9z) cần nhiều ph y hơn G7) Tồn bộ hệ thống cần 52000 + 74400 = 126400
phép nhân trên mot gidy, te La khpodng 5,72 lần nhỏ hơn khi thực thí HứZ) trực tiếp như trên hình 1.19à tính nhân trên một từ) 30 12KHz I2KH¿ @) "" Fa) ) or 2) 9 —l 1 — 12KH¿ KH, o 2KHz SH, 400 tứ) jis 69 } „[[2 ~ 13KHz I2KHz S00KH¿ - 00Hz - 40H «)
Hình 1.23 Cấu trúc tương đường của bộ giảm tốc độ mầu từ I2KH⁄ xuống 4001 Diy gi chúng ta lại phân tích bộ giảm tốc độ mâu hệ số L5 thành bai bộ xiảm tốc độ mẫu với hệ số 5 và 3, sau đồ thiết kế bộ lọc giảm tốc độ mẫu F/) dưới dạng l(zJG(/') và tiến hành phương pháp tương tự như đá mơ tả ở trên, ching la sẽ thu được cấu trúc của hình Ì.24 Trong xơ đồ này, các mạch lọc xiâm tốc độ mẫu RCA) và Sự) cĩ các qui định sau đây: S/):õ,= 00005, 8, = 0,001, AF = 5x(420/12000 R(Z) : y= 0,0005, 8, = 0.001, AE= 1620/12000 = 0,135, Bac cia edie mach foe S(2) va RZ) là Bậc của (2): 20, Bậc của R(/):26 175 ‘Voi sấu trú: này thì cần Rus = 21N(2400/3)
Thập nhân trên một giây để thự thị S) và Rụy = 275(12000/5) = 64800
phép nhân trên một giây để thực thí Rựz) khi tấn số lấy mẫu là I2KHứ Kết quả Thtồn bộ hệ thơng cho trên hình 1.24 cần Rygo + Rugs + Ruyy = 183600
Trang 24
fe SEH Le}
I2KHz I2KH¿ 2⁄4KHz 2/4KHz W0OKH S00HZ 4002 Hình 1.24 Thực hiện bộ giảm tốc độ mẫu ba tầng từ 12KI1⁄ xuống
400H/
Trong trường hợp tổng quát, nếu bộ giảm tốc độ mẫu hệ số M đục thực thì k tầng như chỉ ra trên hình 1.254, ở dây M = M,M, M, Với mot M, đã cho thì cĩ k-Ì lượng Mụ, -họn tối ưu mà với cách lựa chọn này thì sự thực thì đa tắng cĩ mức độ phúc M,, MỊ, các lựa chọn trong đĩ cĩ một cách tạp vẻ tính tốn là ít nhất Việc xác định cấu trúc tối ưu đĩ phụ thuộc vào xự lựa chọn k và sự tổ hợp "tốt nhất" và vào thứ tự của MỊ, M,, M, sao cho giảm thiểu sổ lượng các phép tính nhân trên một giấy Bộ tăng tốc độ mẫu da tắng cũng cĨ cẩu trúc tương tự (hình 1.25b), ——sự Lal fo Ge baller 1980) 2+||MN + @) —f:ïslH Le ] fe © Hiinh 1.25 Thực hiện bộ giảm tốc độ mẫu da tầng (a) và bộ tầng tốc độ mẫu đã tầng (b)
L4 Khải triển da phá Biểu diễn đa pha là bước tiến bộ quan trong trong xử lý tín hiệu đa lốc di, Biểu diền này cho phép đơn giản hố các kết quả lý thuyết và cho phép dơn dan hố rất nhiều eae phép tính tốn khi thực thỉ các bộ tăng giảm tốc đơ "lu Để giải thích quan điểm cơ bản của phương pháp này, chúng ta xết một dìy bất kỳ xỊn] cĩ biến đổi - z là Xứ)= ŠxInk" 24) Buy giờ, nếu chúng ta tách các hệ số đánh số chấn và số lẻ với nhau thì thu được Xứ2= Exionje ¿! Ÿxl2n li?" (125) Nau dat E2)= Xal3nl"vàE//)= Xal3n+lr” (1.26)
th khi dé Xz) dave viet dui dang 1) = Ex) 44! Eye) (127) each biểu diễn vừa trình bấy cĩ thể được áp dung cho cả mạch lọc FIR lần IIR, lan quả hoặc khơng nhân quả Chẳng hạn X(z) = 1 + 2z + 37 + 4z', thì với vách khai triển trên, tàìm được
Trang 25
Eys)= 14 3! B= 2447" Con đối với mạch lọc II cĩ hầm truyền Hứ) = I(I-gZ ) chúng ta cĩ thể viết ' tear! 1-a*r Đà đĩ Eu0) = H(1-g32') và E2) = 0/(1-g3 °)
Bày giữ mỡ rộng cho trường hợp số nguyên M, chúng ta cũng cĩ thể triển XỨ) như sau Hữ)= Xứ)= ÊxinMIzh TA“ ai
"1 ˆ a (1/28) hoặc cĩ thể viết dưới
dạng thuận tiện hơn, oo X= Er Fee (khái triển đa pha loại 1) (1.29) trong đĩ
B= Seine" = ExMav ke" OSk SMe (1.30)
Trang 26L+Jw]— " \
Hinb 1.26 Khai triển đa phá loại | dây x[n] thành M-dây con
14.1 Khai triển da pha một mạch lọc FIR Để mình hoạ cho phương pháp này, xét mạch lọc FIR nhân quả cĩ chiều cdi bãng 9 với hàm truyền Hr) = byt bye! + bet bye + te + bye (1.33) hí xố chấn và các chỉ số lễ byt az + bự + bực + bự") Ube! + bực thợ + bự) = by + bys? + bye + bye + bự) $b, + bye + bực + bse) (34) Bầy giữ, chúng ta chia hầm truyền này theo cá Hu: Đụ # by + b2 + ba! + bye
E)= byt by! + by? by! (1.35)
Khi đồ Hứ/) được viết dưới dan Hơi deel Ee) (1.36)
Hoặc bằng cách nhĩm các xố hạng của (1.33) theo các khác, chúng ta cĩ thể biểu thị hàm truyền Hữ) đưới dạng HỢ) = E,29) +25 Br) + 7B!)
(1.37) trong a6 Ey(2) = by + by! + by byt bye! + bi?
¬ (1.38)
Tổng quát, nếu muốn hàm truyền H(z) cĩ bậc N được khai triển thành thành M nhánh thì khai triển đa pha này cĩ dạng như trong biểu thức (1.29), tức là H@= “Seto (1.39) trong đĩ "
Bue’) = Pun OSKEMEL (140)
Trang 27xt fray |} —+@ — 9101 r Fe) mi > Lá Hình 1.27 Khai triển da phá M nhánh của một mạch loc FIR bae N
S đồ thực thi khai tiển da pha M nhánh của mạch lạc FIR bậc N cho trên hình 1.27 Cần lưu ý rằng các mạch lọc con E,(2”) trong khai triển da pha của mạch lọc EIR H(z) cũng là một mạch lọc FIR Xà cĩ thể được thực thỉ bằng Đặt kỳ phương pháp nào như di mo ta truce day, Tuy nhiên, để thu được dạng chính tác trong cấu trúc tổng thể thì các bộ trễ rong tất cả các mạch lọc con được gop chung nhau lại —e E@)
Hinh 1.28 Dang chuyén vi eta khai trign da pha M nhdnh toai 1 tetia mach loc FIR be N
Đặng chuyển vị của khai triển đa pha loại 1 của mạch lọc FI được cho
ÂM
Ha= Seay 40)
Trang 28Pay: 2, neu dat
RUN) = Ey), OS RS MeL aan
kai do hầm truyền Hí2) được khái triển dưới dang
Hays SR a) (149)
Sở đơ cấu trúc thực thi hàm truyền theo khai triển (1.42) được vẽ trên bình 1.29, Khai triển (I-42) được gọi là Khai triển dã pha loại 11 RA) tì — Lee S2 inh 1.29 Sơ đồ thực thĩ khái triển đa pha M nhánh loại IL ‘cia mach lọc FIR bac N yin}
1.4.2 Khai triển da pha mach loc IR Để khai triển mạch lọc II cĩ hàm truyền H(z) = N(z)/D() thành dạng da pha MỊ nhánh, thì trước hết người ta nhân cả da thức ở từ số và mẫu số với một đa thức được lựa chọn một cách thích hợp rồi sau đĩ áp dụng phương pháp khải triển da pha M nhánh cho f0) Để mình hoạ cho cách làm này, tốt nhất là Mấy một ví dụ Chẳng hạn, xét mạch lọc II cĩ hàm truyền
1-22! lew
Trang 29
Tình 1.30 Cau tric da pha 2 nhánh của mạch toe HR bae nhất
Oi với mạch lọc TIR bậc cao hơn và hàm truyền cĩ dạng phức tạp hơn phương pháp nay van được ấp dụng Tuy nhiên khi sử dụng trong các cấu trúc đa tốc dộ nhất định thì cĩ thể tìm được những cấu trúc tối ưu hơn, chẳng hạn nhu troing ví dụ sau Mâm truyền của mạch lọc Butterworth thong tip 66 dang, Hữi 1+0/633436844/ > + 0.055 Hàm truyền này cĩ thể khai triển dưới dạng [mua 3Ả1 + 0105572617 Đà đồ Hữ) = E2) + 2E/2) với HO LỆ 010557281 +27 À 2\1+ 0055728177 )
triển giống như da pha này ên nhánh là những mạch lọc truyền qua ồn định Khai triển này khơng làm tăng bậc của tồn hệ thống
"âu trúc của các bộ tăng và giảm tốc độ mâu cĩ hiệu suất tính tốn cao
"Nếu khai triển mạch lọc giảm tốc độ mẫu II(z) tong bộ giảm tốc độ mẫu neu trong hình 1 7a thành dạng đa pha M nhánh, thì sẽ thu được một cấu t như trên hình L.31 và sau đĨ áp dụng mạch tương đương thì sẽ thu được một cẩu trú tmới như trên hình 1.32 Hai dạng cấu trúc này cĩ hiệu xuất ính tốn cao hơn nhiều cấu trúc thực thí dang trực tiếp Để mình hoạ cho quan điểm này, chúng ta giả thiết rằng mach m tốc dộ mẫu H(z) là mạch lọc E]R thơng thấp cĩ chiều đài N với chu kỳ 9 của tín hiệu lối vào là T = 1 Bởi vìtín hiệu lõi ra y[n] của bộ giám tốc
m te dd) miu một thừa sổ M, nèn chỉ cần tính vỊn| tại — đ= M,.M
0M, 2M Dị đồ các yêu cầu tính tốn là N phép nhân và N-] phốp cộng trên một mẫu lỗi ra „ Nhưng khi n tăng lên, các tín hiệu đã được lưu trữ trong các bộ hí trẻ sẽ thay đổi Kết quả là tất cả các phép tính chỉ cần được thực hiện hồn tồn truy một chủ kỳ lấy mẫu, cịn (M-I) chu kỳ lấy mẫu sau đĩ thì khối tốn xẽ nghỉ ngơi khơng làm gì cà
Trang 30
' ' ¬ Mai — t2" +—+-x|[M ]—+ yInl Pha] inh 1.31 Cấu trúc của bộ giảm tốc độ mẫu dựa trên khai triển da pha F R°M — EM xIn| = EH yay |p yr nl F *[Iw H bey $a! fa fem} >
Hình 1.32 Mot dạng cầu trúc khác của bộ giảm tốc độ mâu dựa trên khai triển đa pha
Đối với cấu trúc của hình 1.32 thì tình hình lại khác Chẳng hạn, nến mạch lọc con F,(z) cĩ chiều đài là Nụ, thì N= SÈTN, Các yêu cầu tính tốn của mạch lọc con thứ k này là Nị phấp nhân và Nị-l pháp cộng trên mắu lối ra, nh vay tin bo mang da pha xẻ HÀ XIN, = N pháp nhân và
RÀNG — 1I#(ME1) = N-L phép cộng trên mẫu lối ra của bộ giảm tốc độ mẫu
Trang 31
Đơi với cấc bộ tăng tốc đọ mẫu hệ xố L như trên hinh 1-33, ching ta thú được kết quả tương tự nghĩa là nếu thực thì bộ tăng tốc độ mâu dưới hạ khai triển đa pha thì chỉ yêu cầu N MPUS va (N-L) APUs Cu trúc của các bộ tăng tốc độ mẫu và giảm tốc dộ mẫu cĩ thể dược thực thí hiệu quả hơn nữa nếu sir dung các mạch luc FIR pha tuyển tính, cĩ ta là gắc hệ số của chúng cĩ tinh chat doi xứng Để chứng tư điểu này
ta hãy lấy một ví dụ thực thí một bộ giám tốc dộ mẫu hệ số M = 3 khi si dụng mạch lọc FIR thong thấp cĩ chiều dài 12 với đấp ứng xung cĩ tính chất dõi xứng chấn Nữ) = hÍ0] + R12” + hÍ2l22 + hÌ37` + h[412* + hỊ5|z + HIS IZ + hl4z” # h(3)z*# hỊ2|2# hy!” $ h0 (143) Khi đĩ khái triển da pha hợp lý nhất là: Eu) (0| + h[3lz' + h5? + h[2]z `, E0) = h[1| + h[4]zˆ + h|4]z° + h[Ilz `, EY) (2] + h[5|zˆ + h[3|zỶ + hỊ012 `, (144) F F ati ee{ een ef Ba | Lư Lm}! @ F F LF xin Ray Lf RM” a Ri fr { (by Nình1.33 Hai cầu trúc cĩ hiệu quả tính tốn cao của bộ tăng tốc độ mẫu thực thỉ tên cơ sở (4) Khai triển đã pha loại 1, (b) Khải triển đã pha loại TÌ Từ (1.44) cho thấy (2) là mạch lục EIR pha tuyển tính vì các hệ số của nĩ cĩ tính chất đối xứng chắn, cịn E,(z) là
này cĩ thể được khai thác để thực thí bộ giảm Va LL bo cơng hai lối vào
Trang 32
1-5 Bỏ chuyển đổi tĩc độ lấy mẫu theo tỉ sở bát kỳ Cĩ rất nhiều ứng dụng đồi hồi phải xác định giá trị của tín hiệu thời gian ri rạc tại một thời điểm bất kỳ giữa một cập iên tiếp nhau của các mâu Sự chuyển đối tốc độ lây mắu được sử dụng wong vige điều chỉnh thời g trong các bộ thủ thơng tin sổ, xắc định độ tré thời gian, để khử tiếng vọng trong vấc modem hay dể lái chùm via va xác dịnh hướng trong các mảng an-ten, Bài tốn xác định nĩi trên cĩ thể được giải quyết bảng cách nội suy dựa trên tít hiệu thời gián liên tục được tạo thành từ các mẫu liên tiếp nhau dã bit của một tín hiệu thời gian rời rạc đã cho và sau đĩ xác định giá trị của tín hiệu thời gian lien tue tai một thời điểm mong muốn Quá trình nội suy này cĩ thể được thực thi tne tip bảng cách thiết kế một mạch lọc tăng tốc độ mẫu số liệu, Việc thiết kế bộ chuyển đổi tốc độ lấy mẫu tồn số với hệ sỡ chuyển đổi bất kỳ là điều khơng đơn giản Nhất là khi thừa xố chuyển đối là tỉ số cũa bai số nguyên cĩ giá tr lấn hoặc là những xổ võ th lại càng khĩ khăn và tốn kém
Bộ chuyển đổi tốe độ lầy mẫu lý tưởng, Vé nguyen tác, sự chuyển đổi tốc độ lấy mẫu với thừa xố bấi kỳ cĩ thể
được thực hiện bằng cách chuyển tín hiệu số lối vào qua một mạch lọc thơng
thấp lý tưởng để khơi phục lại tín hiệu tường tự sau đĩ cho ín hiệu tường tự này quê bị lấy mẫu lại với tốc độ lấy mẫu mong muốn Phương pháp này được mơ
tả trên hình 1.34 Nếu đáp ứng xung của mạch lọc thơng thấp tương tự là g.(0),
thì tín hiệu lối ra của mạch lọc này sẽ là
XO= Šxikb,0—kD (145)
"Nếu mạch lục tương tự được chọn sao cho bị giới hạn dải để tín hiệu lõi sĩ tần sổ nằm trung vùng F, < F/2, với E là tấn số lấy mẫu mong muốn khi đồ lối ra x/() cĩ thể được lây mẫu lại với tốc độ E' và do đĩ lối ra yIn| của hộ lấy mâu lạ tại một thời điểm mới t = nTT được xác định bởi
Šx|kis,tnT-KT) q46)
ime
Vi dip ứng xung 2,() cia mach Ie thơng thấp tương tự lý tưởng, số chiều đài vơ hạn và vì các mẫu g/(nT” - KT) phải được tính tại mỗi thời điểm lấy mắu lối ra, nên sự thực thì thuật tốn nội suy giới hạn đãi lý tưởng của phươn; trình (1.46) dưới dạng chính xác là khơng thực tế Do d6, trong thực tế,
chỉ áp dụng phương pháp gần đúng để thực thỉ phương trình này | xin] x0) yin] F=1/T For yin] = x07)
Hình 1.34 Chuyển dối tốc độ lầy mâu nhờ sự lấy mẫu lại tín hiệu tương tự được khơi phục lại
`Vấn để nội suy dựa trên tổng trọng sổ của các mu tín hiệu lối vào cĩ thể được phất biểu như sav: Néu cho Ny +N, + Ì mẫu tín hiệu lõi vào xIk], k Nz đã thụ được bằng each lay méu tin hieu wong tw x(t) tai thời điểm (= = tụ + KT, hãy ade dinh gid tri cia mau x(t, + øT,) = yId] tại thời
Trang 33
điểm P= Fay trong do -Đ,<œ<N, Hình 1.35 minh hoa qia trình nội suy bởi thừa vỡ bất kỳ
yin XAĐ xintNol]
ph
gINj
Tĩnh I.3S Minh hoạ quá trình nội suy bởi thừa số bất kỳ
“Cơ sở lý thuyết cho quá trình nội suy với thừa xổ bất kỳ được trình bẩy trong thuật lốn nội suy Lagrange sau dây
1.8.2 Thuật tốn nội suy Lagrange Đây là thuật tốn chuyển đối tín hiệu thời gian liên tục x,t) bat KY thành một dã thức gắn đúng š,()thèo cơng thức sau day Ÿ mod] aan ‘Trong U6 P\() fi ede đã thức Lagranse được xác định bởi 0= ]] N/SKEN; Q48) vi jl kor : nay! O10, ke vì N<k°N: q49) ) nên từ (1.47) suy rả RN =X, ¬ (1.50)
tri tia tn higu x(t) tạ thời điểm bất kỳ
L0, +af)=sim]= SR lasinek (SN) 4+ aT tinh diye từ (1.47) là
túng
Pa = Pusat) = Ï]
Sau day, ching ta sé xét mot vi dy minh hoa dp dung của thuật tốn nội suy
Lagrange dé thiết kế bộ chuyển đổi tốc độ lấy mâu với hệ số hữu tỉ í dụ 1.6 Thiết ke bo tang te do lấy mầu với hệ số hữu tỉ 3/2
Gia: Dé đơn giản „ chúng ta sir dung da thie bac ba wi Ny 1, khi đĩ phương tình (1.5L) cĩ dạng Slo] =P (osin-2} +P (a@ixtnet | + Postal + P@sintl] (153)
Trang 34trong đĩ (a+ tata -1) Pa) À TẾ Le a) +a) (154) P(ay= EAD hg? a 2a ? ‡ (155) Pay = (-2NG CMG—D- 2 g2 +2u'~g~2) (1.56) Pay = 2G ° DĐ _ Tự su ¿ 2g) 8 as
Lacie da thie Lagrange lign quan Hình 1.36 minh hoa các vị trí của mu của tín hiệu lối vào và lối ra đối vi bộ Lãng tốc độ mẫu với hệ xổ 3/2 Bay giờ tính ba giá trị của tín hiệu lối ra yin}, yined |, ylme2] sir dung băn máu của tín hiệu lỗi vào từ x[n-2| đến x[n+l] Để tính y|n|, từ hình 1.36 say ra rang giá tị của ơ trong phương trình (1.52 bay giờ ký hiệu là 66 g hhing khơng Khi đồ la cĩ P@)=0, Pia) Pa)=0 Pa) =0 (158) moi eb te i aoa 1 6 =3 11 1
bd m2 wom HAI HP ni mi n3 mech sO mtu tora "Hình 1.36 V4 tr cia ee mau ei in hie i vho v8 Ora tủa bộ lâng tốc độ mẫu với hệ số 3/2
Để tính y[n+ | thì từ hình 1.36 suy ra ở bây giờ ký hiệu là ơ, bang 2/3 khi đồ P(a)= 0.0617, Pq) = -0.2963, Py(a)= 0.7407, Py(a,) = 0.4938, (0159) Đối với y|n+2| thìa bây giờ gọi là œ; bằng 4/3 Khi đĩ P.(ay)=-0,1728, P (a) = 0.7407, Pi(a.)=-1,2963, Pia) = 1.7284, (160)
Kết hợp các kết quả thu được ở trên, ta cĩ thể biểu diễn liên hệ giữa các mầu của ín hiệu lõi ra tại thời điểm n, x+l và n+2 với các mẫu tín hiệu lối vào từ XI đến xi+1] đưới dạng thuận tiện như sau
vie} ] FP ole) Pa) Pa) Bay vine) = Pla) Pde) Pla) Pha) vint2|| Pola) Pa.) Pa.) Play)
Trang 35
xin-2]] xi -IJ| den xin| x(n} 2 va tran he xổ khối Đối với bài luần dang xét thì 0 0 ' ° 06617 -02963 07407 04936 q6) 01728 07407 -12963 17284) ing suy rả được các hệ số của mạch lọc để tính y[n+3], Từ hình vẽ 1.36 cị
yÌn14] và ylnŠ| cũng chính là các gi tị thủ đước từ ma tran hệ số (1.62) Điều đĩ cĩ nghi là mạch lọc tâng tốc độ mâu mong muốn là mạch lọc thay đổi ới thời gian với chủ kỳ bằng 3 mâu
trình ma trận (1.61) cho trên S0 đồ thực thị bộ chuyển dồi tốc dộ mâu với hệ sỡ 3/2 dựa trên phương
h 1.37 Ở dây cần lưu ý rằng độ trẻ của hè
thống tổng thể tuần hồn với chủ kỳ bằng ba mẫu, do vậy mẫu lối ra y[n] thực tế chỉ xuất hiện tại chỉ số thời gián n+3 xIM| ‡Ð2 " rq 2 xu ! " sim | yisie2y mm x—t+HH?Ƒ Tắn sốI — Tấn số 321 `
Tình 1-47 $9 đồ thực thị hộ chuyển đối lốc dị mẫu với hệ sỹ 3/2 theo phường trình I.61
Tình 1.38 là một dạng sơ đồ thực thí khác, ở đầy sử dụng mạch lọc EIK thay đổi theo thời gian Các hệ số của mạch lọc FIR bac ba thay đổi theo thời gian với thủ kỳ bà mẫu và chỉ ra các giá trị như cho trong bảng
Trang 36wan oir [Yaar {Ponder {Yn Jol
Điều khiến sự thay đối bệ số của mạch lọc FIR bie 5
"Hình 1.48, Sở đồ thục thị bộ chuyền đối tốc độ mẫu với hệsố 3/2 Bang 1 Cac hệ số của mạch lọc FIR thay đổi theo các chỉ số thời gian [shis8 — TRĐmE Phin Pind Mini — | ind hugin | — - _|
In Pa) [Pa [Pap oto
T To Pa) [Peo Pia) 10
2 1ã 0 Pula:) Pio) Pa)
'Bộ chuyển đổi tốc độ mẫu nĩi trên cũng cĩ thể được thực thi dưới dang
khác nữa nếu thay các da thúc lagranye tính được từ (1.54) đến (1.57) vào phương trình (1.53) (—Asta=2y+4iqa—ny-Letnys Litas 4) 2 § yin] =a =6 (1 se gal xin} atm ot) ° tín ~2]— xịn — 1+ xfn] + Í sín + ext 3 +e[ 2 vn~2]-n~tI+2xin]+ 2án+1JJráim]—— (163
Mach loc 6 thực thí phương trình (1.63) cho trên hình 1.38 Trong sơ đồ này, ba mạch lọc FIR cĩ hàm truyền dạng
Hye)
Trang 37đồ thực thị bộ chuyển đối ốc độ mẫu sới hệ số `2 vử dụng phương trình 1.68
16, Dân lọc số Dần lọc số là một tập hợp các mạch lọc số cĩ mới lối vào chung hoặc cĩ một lỗi ra chung Hình 1.40 vẽ hai trường hợp đĩ Hệ thống ở trong hình 1.404 được gọi là đân lọc phản tíl, các rmạch lọc B,(z) được goi là các ;mạch lọc phám 1h, Ilẻ thống này chỉa tín hiệu xin| thành M tín hiệu v.[n] được gọi là in hic đi con Mỗi tín hiệu dài con chỉ chếm một phần nhỏ của bảng tân của tín hiệu sốc xIn|, Hay nĩi khác đi, băng tắn của tín hiệu gỗ: đã bị chia ra thành M dãi con
He thong trong hinh 1.40b được gọi là đời oc ting hor ce mach toe E,(9 được gĩi là các mac la rổng họp Các mạch lọc tổng hợp kết hợp L ín hiệu đái con In] thành một tín hig dy nha yin
1.6.1, Dan loc DET đồng nhất
Ở đây ma tran MxM biến d6i Fourier rời rạc W được sử dụng như dàn
Trang 38Để thiết kế dân lọc DET đố
quả cĩ đáp ứng xung bln} v1 vay thất, tá xuất phát từ mạch lục xố thơng thấp nhân mm truyền của nĩ là Salone’ (169 Hn
Mach lọc này dược gĩi là mạch lọc ptototype cĩ thể là FIR hoặc TIR, do đĩ để khơng làm mát tính chất tổng quất, ở đây ta iả thiết là mạch lọc TH, vì vậy cận tích phân lấy bằng vơ cũng Gia thiết mạch lọc prolotype cĩ tấn sổ ở mép dâi thơng là to, và tần xỗ ở mép của di chận là œ.„ xung quanh điểm x/M, với M là xổ nguyên bất kỳ, như mơ tả trên hình I.41a
Bảy giờ biến đổi mạch lọc prototypc cĩ đáp ứng xung holm] may thành các mạch lọc với đáp ứng xung h[n] theo cơng thức hi[n] = hn|W, k=0/1,.,MEI — (165) trong d6 Wy = © ** vậy W.,!” chính là các thừa sổ DPT, — Các mạch lọ với đáp ứng xung hị[n] cĩ các hàm truyền là BU) = ŠÊh,Inlz " = Ê h IneW2,) (166) Tổng ở phía phải của (1.66) chính là biến đổi z của đáp ứng xung hn}, hưng với biến số Z được thay bang biến số mới zAW Hay nĩi khác đi, sau khi ánh xa z thành zW,„* thì H,(z) biến thành H,(ZW„}) Do vay B (2) = HAW) Md - MeL (1.67) Nếu thay z = e”" vào (1.67), chúng ta sẽ thụ được đáp ứng tần số của các mạch lọc tới với hàm truyền B, (2) Bel") = Hye’ IMA, 20,1, 1 (1.68) Hay Bye) = Hye") Bue Basle") = Heo"
Trang 39'Ở đây X2) là biến đổi z của ín hiệu xố lỗi vào của dân lọc