Giáo trình Kiến trúc máy tính và quản lý hệ thống máy tính: Phần 1 - Trường ĐH Thái Bình

TR NGăĐ IăH CăTHÁIăBỊNH KHOAăCỌNGăNGH ăTHỌNGăTIN ============== GIÁOăTRỊNHăMỌNăH C KI NăTRÚCăMÁYăTệNH & QU NăLụăH ăTH NGăMÁYăTệNH THÁIăBÌNH,ăNĔMă2016 Khoa CNTT - ắrường Đại học ắhái Bình Giáo trình KắMắ & QLHắMắ L I NịI Đ U Máy tính ngày trở thành công cụ thiếu thay đời sống thường nh t ng dụng công nghệ thông tin sinh hoạt hàng ngày, sản xuất c a cải v t chất công việc điều hành, quản lý ngày phổ biến Có thể nói người, khơng phân biệt giới tính hay tuổi tác, tìm công cụ s c bỨn niềm h ng khởi, say mê kể giải công việc học hỏi, nghiên c u sáng tạo hay giải trí Cấu tạo máy tính ngày đại, tinh vi, ph c tạp, bao gồm nhiều thành phần ch c đòi hỏi liên kết, hợp tác c a nhiều ngành khoa học, công nghệ mũi nhọn tạo nên Kiến trúc máy tính (Computer Architecture) ngành khoa học nghiên cứu nguyên lý hoạt động, tổ chức (organization) máy tính từ thành phần chức – cấu trúc tổ chức phần cứng, tập lệnh – mà qua đó, l p trình viên nh n thấy, sử dụng, khai thác sáng tạo để đáp ng tốt hơn, đầy đ yêu cầu c a người dùng Một máy tính khơng bao gồm thành phần v t lý, khổi ch c – thường gọi phần cứng (hardware) – mà bao gồm khối lượng đồ sộ chương trình điều hành, quản lý, tiện ích ng dụng, gọi phần mềm (software) Nội dung giáo trình trình bày 11 chương Chương I: Nh c lại kiến th c mạch điện tử số, cổng logic, mạch flip-flop, v.v…, phần tử cấu thành mạch ch c máy tính Các kiến th c mạch tổ hợp, mạch tuần tự, mạch cộng liệu nhị phân, ghi dịch, …, trình bày Những kiến th c cần thiết để sinh viên dễ dàng n m b t nguyên lý làm việc c a khối ch c máy tính Chương II: Giới thiệu kiến th c tổng quan kiến trúc máy tính, b t đầu từ nguyên lý kiến trúc, ch c năng, nhiệm vụ thành phần tạo nên máy tính theo nguyên lý Von Neumann Nội dung chương phân biệt hai khái niệm kiến trúc, tổ ch c máy tính với cấu trúc máy tính để dễ dàng n m b t yêu cầu hiểu biết CPU, nhớ, thiết bị ngoại vi liên kết hệ thống đơn vị ch c Nguyên lý phương th c biểu diễn thông tin số, thông tin không số trình bày chương Chương III: Trình bày kiến trúc bước thiết kế kiến trúc đơn vị xử lý trung tâm CPU, đơn vị điều khiển CU thơng qua việc phân tích hoạt động ch c thực thi lệnh, thực thi chương trình Chương IV: Phân tích kiến trúc t p lệnh phương th c CPU thực lệnh, chu kỳ lệnh thực chương trình, thơng qua c ng cố sâu thêm hiểu biết nguyên lý kiến trúc, chuẩn bị kiến th c sở cho l p trình hệ thống Thông qua truy xuất nhớ để lấy lệnh, lấy liệu, phân tích phương pháp định vị ô nhớ cấu trúc lệnh Chương V: Trình bày khái niệm BUS ch c kênh truyền dẫn Khoa CNTT - ắrường Đại học ắhái Bình Giáo trình KắMắ & QLHắMắ thơng tin, liệu liên kết thành phần ch c c a máy tính Nội dung chương đề c p mối liên kết thông qua hệ thống BUS CPU với nhớ, CPU với thiết bị ngoại vi yêu cầu định thời cho hoạt động trao đổi thông tin, liệu Ch c truy c p trực tiếp nhớ (Direct Memory Access), ch c quản lý điều khiển trình ng t phân tích chương Trên sở phân tích nội dung trên, đưa yêu cầu thiết kế, xây dựng hệ thống BUS nhằm đảm bảo cho hệ thống máy tính hoạt động ổn định Chương VI: Trình bày tổ ch c quản lý nhớ Các khái niệm phần tử nhớ, tạo từ nhớ từ chip nhớ đề c p cụ thể Nội dung đề c p phương th c quản lý nhớ theo phân đoạn, phân trang, quản lý nhớ chế độ bảo vệ, quản lý theo đ c quyền truy xuất Các phương pháp tổ ch c quản lý nhớ cache, thành phần nâng cao đáng kể hiệu suất hoạt động c a CPU, khảo sát kỹ chương Chương VII: Phân tích yêu cầu c a vài thiết bị ngoại vi ch yếu thiết bị nh p liệu, thiết bị hiển thị kết xử lý Chương VIII: Giới thiệu tổng quan bo mạch ch , kiểu mainboard chính, chuẩn mainboard, thành phần mainboard, giới thiệu cơng nghệ tích hợp, chuẩn đoán xử lý cố mainboard Chương IX: Hướng dẫn l p ráp máy tính cá nhân, cách lựa chọn cấu hình máy chuẩn bị cho việc l p ráp, sử dụng kỹ thu t l p ráp máy tính, cách bảo trì phần c ng, cách cấu hình CMOẮ Ắetup Ultility Chương X: Hướng dẫn cài đ t bảo trì hệ thống, lựa chọn hệ điều hành, cách phân vùng định dạng đĩa c ng, cách cài đ t hệ điều hành, cách cài đ t trình điều khiển, cách cài đ t phần mềm thông dụng, cách lưu phục hồi hệ điều hành, giới thiệu số tiện ích thơng dụng, cách cài đ t nhiều hệ điều hành máy tính Nhóm tác giả xin chân thành cảm ơn bạn đồng nghiệp trao đổi, góp ý cho chúng tơi q trình hồn thiện giáo trình M c dù có nhiều cố g ng tham khảo nghiên c u tài liệu liên quan, khơng tránh thiếu sót Mong q bạn đọc đóng góp ý kiến để giáo trình ngày hoàn thiện Xin chân thành cám ơn! ắhái Bình, tháng 01 năm 2016 KhoaăCơngăngh ăthơngătin Khoa CNTT - ắrường Đại học ắhái Bình CH Giáo trình KắMắ & QLHắMắ NG I NH NG KI NăTH CăC ăS Một số phần tử Logic Các m ch logic b n đ ợc t o từ liên kết phần tử điện tửăthông dụng transistor, diode, điện tr , tụ điện,…ăTuỳătheo công nghệ chếăt o phần tửă mà chúng có tên g i khác nh ă logic TTL, logic CMOS, logic HMOS, logic MOSFET v.v…Hình I.1 cho ta thấyă cấuă trúc m ch nguyên lý phần tử TTL thực chức nĕng đ o tích logic hai giáă tr đầu vào (NAND) Hình I.1 Sơ đồ nguyên lý mạch tạo phần tử NAND Phần tử logic b n thực cácă hàm đ i số Boole nh NOT, AND, NAND, OR, XOR, v.v…Từăcác phần tử này, ng i ta xây dựng đ ợcăcácăm ch t hợp (Combinational Circuits) cácăm ch lật (FlipFlop) với đ cătính chuyển đ i tr ng thái khác nh R-S FlipFlop, D-FlipFlop, T- FlipFlop, J-K FlipFlop mà nh chúng, ta xâyă dựng đ ợc m ch tuần tựă (Sequencial Circuits) máyă hữu h n (Finite State Machine), m ch tích hợp t o nên cácăđơn v chứcănĕng cơăb n máy tính Hình I.2 Một số phần tử logic Khoa CNTT - ắrường Đại học ắhái Bình Giáo trình KắMắ & QLHắMắ Hình I.3 Các phần tử mạch lật (FlipFlop) thơng dụng Đ c biệt, m ch logic tr ng thái (Three-State Logic Circuit) m ch có ứng dụng quan tr ng việc liên kếtă phần tử chức nĕng máy tính M ch logic tr ng thái minh ho theo mơ hình b ng chân thực sau (Hình I.4), tr ng thái có ký hiệu "HZ" tr ng thái thứă3 m ch, tr ng thái tr kháng cao (High Impedance), màălối vào coi nh đ ợc tách khỏi lối m ch (không kết nối) Có hai lo i m ch tr ng thái:, lo i m ch có tín hiệu EN tích cực cao, ứng với EN = "1" (Active High), lo i thứ hai m ch có tín hiệu EN tích cực thấp ứng với EN = "0" (Active Low) Khoa CNTT - ắrường Đại học ắhái Bình Giáo trình KắMắ & QLHắMắ Hình I.4 Phần tử trạng thái (Three-State component) bảng chân lý Một số khái niệm sở 2.1 M ch logic tổ h p (Combinational Circuit) M ch logic t hợp m ch điện tử số mà giá tr biến phụ thuộc vào t hợp giáătr cácăbiến ăđầu vào (Hình I.5) đầu chỉă Hình I.5 Mạch logic tổ hợp Cácăbiến vào i0, i1, …, in nhận giáătr làă"1" ho că"0" t ơng ứng với giáătr biến nh phân, m ch điện, chúng đ ợc thể cácă tr ng thái "có điện áp" ho că"khơng cóăđiện áp" Các giá tr đầu hàmătrực tiếp biến đầu vào, đ ợcăthay đ i gần nh tức th i có thay đ i giá tr biến đầu vào (chỉ trễămột kho ng th i gian nhỏ - hàng nano giây - trễăcủa linh kiệnăt o nên m ch điện) Có thể nói t p giá trị đầu vào i0 ÷ in áp vào lối vào c a mạch tổ hợp logic gây nên biến đổi trạng thái (giá trị) c a biến đầu F0 ÷ Fm Các m ch t hợp thông dụng th ng thấy làă m ch mư hoá, m ch gi i mư, m ch d n kênh, v.v… Khoa CNTT - ắrường Đại học ắhái Bình Giáo trình KắMắ & QLHắMắ 2.2 M ch tu năt (Sequencial Circuit) M ch nàyă đ ợc g i m ch dưy Giá tr biến phụ thuộc vào giá tr biến số đầu vào th i điểmăđang xét, mà cịn phụ thuộc vào tr ng thái tr ớc m ch Để trì đ ợc tr ng thái củaăcác biến số vào tr ớc đó, m ch cần thêm phần tử nhớ Mơ hình m ch nh sau: Zi = Fi (x1, x2,ă…,ăxn , y1 , y2 ,ă…,ăyp); Yj = Gj (x1, x2,ă…,ăxn , Y1 , Y2 ,ă…,ăYp) Trong đó: Fi hàm truyền đ t m ch Gj hàm truyền đ t tr ng thái; xi (iă=ă1,ă2,ă…,n),ăZi (iă=ă1,ă2,ă…,ăm)ălàăcácătínăhiệuăvàoăvàătínăhiệuăraăcủaăm ch; y1 , y2 , …, yp : tr ngăthái m ch tr ớc biến đ i; Y1 , Y2 , …, Yp: tr ng thái m ch sau biến đ i Các phần tử nhớ phần tử logic có hai tr ng tháiă n đ nh ứng vớiăcác giá tr biến nh phân "0" "1", th ng m ch FlipFlop lo i RS, JK ho căD Z1 Z2 Zm x1 M ch xn t ăhợp y1 Hình I.6 Mạch logic yp Y1 Cácă phần tửă nhớ Yp Khoa CNTT - ắrường Đại học ắhái Bình Giáo trình KắMắ & QLHắMắ 2.3 Máy h u h n (Finite State Machine) Máy hữu h n lo iăă m chăă logic khácăă có tr ng thái (internal state), đầu lo i m ch hàmăcủa giá tr ăđầu vào t i th i điểm xét tr ng thái t i có tác động tín hiệu vào M ch đ ợcăt o thành từ m ch t hợp logic vàăcác phầnătử trễ, thông th ng phần tử FlipFlop m ch h i tiếp nh làănhững phần tử l u giữ tr ng thái m ch 2.4 Thanh ghi (Register) Thanhăghiălàămộtăm chăđiệnătửăđ căbiệtăcóăkh ănĕngăl uăgiữăcácăgiáătr ăcủaămộtă dữă liệuă nh ă phână đ ợcă biểuă diễnă bằngă tr ngă tháiă t nă t iă hayă khôngă t nă t iă điệnă áp.ă Phầnătửăcơăb năt oănênămộtăthanhăghiălàăD-FlipFlop.ăTrênăhìnhăvẽămơăt ,ădữăliệuănh ă phână4ăbităD3D2D1D0ă(t ăhợpăcủaăhaiăgiáătr ă"0"ăvàă"1"ătrênălốiăvàoăDăt ơngăứngăcủaă cácăD-FlipFlop)ăsẽăđ ợcăchuyểnătớiălốiăraăQ3Q2Q1Q0ăvàăl uăgiữănh ăt ăhợpătínăhiệuă điềuă khiểnă ghiă Writeă WR,ă tínă hiệuă xungă nh pă đ ngă h ă CLKă vàă tínă hiệuă choă phépă EnableăENă(Hìnhă1.7) Hình I.7 Mạch tạo ghi bit L uăýărằng, tínăhiệu ghi đ ợcăđ a qua phần tử tr ng thái đểăt o kh ănĕng kết nối với dữăliệu lối cácăthành phần khác Cũng cần nói thêmărằng: Thanh ghi hồn tồn đ mănhậnăchức nĕng nhớădữăliệu, giá tr liệu nh phân từ lối vào đ ợcăghi vào ghi, liệu khơng thay đ i th i điểmămột liệu đ ợc ghi vào Dữ liệu l uăgiữ ơănhớăcó thểăđ c đ ợc Hình I.9 sơăđ ănguyên lý ghi d ch cóăkh ănĕng ghi d ch theo h ớng trái, ph i ho c l u giữ (Load) dữăliệu nh phân bit D3D2D1D0 song song 2.5 M chăc ng hai s li uănh phơn (Binary Adder) M ch cộng đầy đủ bit nh phân xây dựng nh m ch t ăhợp logic thực phép cộng hai số nh phân theo quy tắc b ng sau, Carry In phần nhớ từ phép cộng hàng bên ph i tr ớc đó, Operand A giá tr bit toán h ng A, Operand B giá tr bit toán h ng B Kết qu phép cộng bit cho ta t ng Sum vàăbit nhớ Carry Out Khoa CNTT - ắrường Đại học ắhái Bình Giáo trình KắMắ & QLHắMắ Hình I.8 Sơ đồ nguyên lý mạch tạo ghi dịch bit Trongă víă dụă làă phépă cộngă haiă sốă nh ă phână 0100Bă (giáă tr ă bằngă 4ă trongă hệă thậpă phân)ăvớiăsốă0110Bă(giáătr ăbằngă6ătrongăhệăthậpăphân).ăHàngătrênălàăgiáătr ăcủaăbitănhớă theoăquyăluậtăcộngăđưănêu.ăKếtăqu ăchoătaălàă1010Bă(tứcăbằngă10ătrongăhệăthậpăphân) Hình I.9 Sơ đồ mạch logic thực phép cộng bit nhị phân – Half Adder (HA) Từăquyătắcătrên,ăgi ăthiếtătaăxâyădựngăđ ợcămộtăm chăcộngăđầyăđủăthựcăhiệnăphépă toánăcộngănh ăb ngăgiáătr ăcủaăhàmăSi vàăCi vàăkýăhiệuălàămộtăm chăcộngăđầyăđủă(Fullă adder)ăvớiăcácăđầuăvàoălàăAi , Bi vàăCi ,ăđầuăraălàăSi vàăCi+1,ătaăcóăthểăxâyădựngăm chă cộngăhaiădữăliệuănh ăphână4ăbităbằngăcách nốiănốiătiếpă4ăm chăcộngăđầyăđủănh ăHình I.11 ,ăho căm chăcộngăhaiăsốănh ăphânăn bităvớiăn m chăcộngăđầyăđủ Khoa CNTT - ắrường Đại học ắhái Bình Giáo trình KắMắ & QLHắMắ Hình I.10 Sơ đồ mạch logic thực phép cộng bit có nhớ từ hàng trước – FullAdder (FA) Hình I.11 Sơ đồ mạch logic thực phép cộng liệu bit Hình I.12 Sơ đồ mạch logic thực phép giải mã chọn tổ hợp Khoa CNTT - ắrường Đại học ắhái Bình CH Giáo trình KắMắ & QLHắMắ NG V LIÊNăK T CÁC THÀNH PH N CH CăNĔNG - BUS Khái niệm BUS máy tính Để t o thành máy tính, thành phần (các khối) chức nĕng máy tính ph i đ ợc kết nối với Cách thức kết nối trao đ i liệu thành phần nh h ng lớn đến hiệu qu ăcủa hệăthống Việcăliênăkếtăcácăthànhăphầnă(cácăkhối)ăchứcănĕngăđ ợcăthựcăhiệnănh ămộtă hệ thống BUẮ.ăBUSălàăcácăđường dẫn liên kết khối ch c trongăhệăthốngămáyă tính.ăMộtătrongănhữngăđ căđiểmăchínhăcủaăBUSălàădùngăchungămơiătr ngătruyềnădẫn.ă Cácălo iădữăliệuăvàălệnhătrongămáyătínhăđềuăđ ợcăbiểuădiễnăthơngăquaăt ăhợpăcácădưyă sốănh ăphână(cácăbită“0”ăvàă“1”)ăvàăđ ợcăthểăhiệnăvậtălýăquaăhiệnăt ợngă“khơngăcó”ă ho că“có”ăđiệnăápăt ơngăứng,ădoăvậyămơiătr ngătruyềnădẫnă ăđâyăchínhălàăcácăđ ngă dâyădẫnădiện.ăĐ căđiểmăcủaămơiătr ngătruyềnădẫnăđiệnăt oănênăBUSătrongămáyătínhă làăcóăđộătruyềnădẫnăgầnănh ălýăt ngă(tr ăkhángăsuấtălàăthấpănhấtăcóăthể) Đơnă v ă sốă h că vàă logică th ngă đ ợcă đ tă cùngă vớiă đơnă v ă điềuă khiểnă vàă t oă thànhă CPU.ăNhắcăl iărằngăCPUăch uătráchănhiệmăvềăm iăho tăđộngăcủaămáyătính,ăđiềuăkhiểnăho tă độngăcủaăm iăthànhăphầnăkhác.ăDoăđóăCPUăph iăđ ợcăkếtănốiăvớiăm iăthànhăphầnăđó Trong máy tính tr ớc đây, thành phần nh nhớ, thiết b ăvào/ra thực đ ợcăkết nối với CPU đ ng kết nối riêng Với kiến trúc nh CPU tham gia vào m i tiến trình diễn máy tính, hệ thống cóăqănhiều đ ng kết nối với phối ghép (giao diện) riêng Để h giáăthành tiêu chuẩn hóa logic giao diện, gi i pháp thông dụng làă sử dụng hệăthống kết nối đểăkết nối m i thành phần máy tính Gi thiết kiến trúc b n nh Hình Hình a) b) vẽ theo kiến trúc, song hình b) việc kết nối đ ợcăthểăhiện BUS, đầy đủ làăcách vẽătheo nhận thức a) Tất nhiên, đểăcác BUS liên kết có thểăthực đ ợc,ăph i có đ ợcă cách thể đầy đủ qua sơăđ nối chân nh ăc) 104 Khoa CNTT - ắrường Đại học ắhái Bình Giáo trình KắMắ & QLHắMắ Hình V Nh bus đ ng truyền thơng tin máy tính, kết nối hai ho c nhiều thiết b máy tính Đ c điểm quan tr ng bus môi tr ng truyền dẫn thông tin chung giữaăcác thiết b Về m t vật lý, bus tập hợp đ ng dâyădẫn truyền tín hiệu điện, đ ng có kh ănĕng truyền bit thơng tin (0 ho c 1) t i th i điểm.ăCác thiết b đ ợc kết nối lênăbus tín hiệu thiết b phát có thểăđ ợcănhận b i m i thiết b khác đ ợcă kết nối (vềă m t điện) lên bus Nhiều đ ng truyền gộp l i truyền đ ng th i dưyăsốănh phân Víădụ nhóm liệu bit cóăthểătruyền bus g m đ ng truyền Nếu hai thiết b ăcùng phátătín hiệu lên bus t i th i điểm, tín hiệu nàyăsẽ b ch ng lên gâyătín hiệu sai lệch Nh vậy, t i th i điểm thiết b truyền tín hiệu thành cơng Sự kết nối thiết b máy tính đ ợc thực nhiều hệ thống bus khác Bus kết nối thành phần máy tính (CPU, nhớ,ăcácă thiết b vào/ra) đ ợc g i làăbus hệăthống Bus hệ thống Mỗi bus hệ thống th ng g m hàng chục đến hàng trĕmăđ ng riêng biệt, đ ng có chức nĕng riêng Nh ng tựu trung, có thểă phân lo i đ ng bus thành ba nhóm theo chức nĕng sau: Bus đ a chỉ, bus dữăliệu vàăbus điều khiển 105 Khoa CNTT - ắrường Đại học ắhái Bình Giáo trình KắMắ & QLHắMắ 2.1 Bus đ a ch Bộ nhớ đ ợc CPU truyă cập đến ôă nhớ cụ thể qua bus đ a chỉă (Address Bus) Bus đ a bus đ ợc dùng để truyền đ a ô nhớăho c thiết b CPU lựa ch n muốn truy nhập Để lựa ch n ô nhớ ho c thiết b , CPU phát đ a t ơng ứng đ a đ ợc truyền bus đ a đến nơi CPU cần truy nhập Bus đ a lo i bus chiều Độă rộng bus đ a (hay số l ợng đ ng truyền) xác đ nh kích th ớc tối đa nhớătrong máy tính Hình V 2.2 Bus d li u Dữ liệu từ nhớă đ ợc CPU đ c hay đ ợc CPU l u giữ vào ph i đ ợc truyền qua kênh khác đ ợc g i bus liệu (Data Bus) Nh vậyăbus liệu đ ợc dùng để truyền liệu Bus liệu g m 8, 16 ho c 32 đ ng, t i th i điểmăcó thểătruyền liệu có kích th ớc 8, 16 ho c 32 bit Bus đ a bus hai chiều, liệu có thểădo CPU phát hay nhận vềătừ nhớăho căcácăthiết b T i th i điểm, CPU làmă việc với nhớ ho c với thiết b Khi CPU muốn trao đ i thông tin với đối t ợng nào, CPU phát đ a chỉăcủa lên bus đ a Đối t ợng có đ a t ơng ứng đ ợc kết nối lên bus liệu đểă thực trình truyền liệu Trong đa số hệ thống, bus đ a hoàn toàn bus master điều khiển Thông th ng, bus master CPU Nếu có bus master, thành phần khác kết nối lên bus đ ợc g i slave Mỗi slave cóămột đ a t ơng ứng vàă bus master sử dụng cácă bus đ a để điều khiển thành phần đ ợcă sử dụng bus Trong số hệ thống khác, CPU cịn có thành phần khác có thểăcó quyền điều khiển hệăthống th i điểmă khác Khi thành phần điều khiển bus đ ợc g i bus master t i th i điểm thựcăsựăcó quyền điềuăkhiển bus L uăýărằngăcácăthiếtăb ăvào/raăcũngăsẽăđ ợcăliênăkếtăvớiăCPUăthơngăquaăAddressă 106 Khoa CNTT - ắrường Đại học ắhái Bình Giáo trình KắMắ & QLHắMắ busăvàăDataăbusăđểăthựcăhiệnăcácăthaoătácăđ aădữăliệuăvàoăCPUăho cătừăCPUăra.ăNh ă vậy,ăsựăkếtăhợpăgiữaăhaiăđ ngătruyềnăcơăb nănàyă(bus đ aăchỉăvàăbusădữăliệu)ăt oăđiềuă kiệnăcho CPUăcơăchếăĐ Căraătừăho căGHIăvàoămộtăôănhớă(ho căthiếtăb )ăxácăđ nhăthôngă quaăđ aăchỉăcụăthểăcủaăơănhớă(ho căthiếtăb )ăđó.ăMộtălầnănữa,ăl uăýărằngăAddress bus bus chiều (chỉădoăCPUăđ aăra).ăCịnăData bus bus hai chiều đểăCPUăcóăthểăđ că dữăliệuătừăơănhớăraăho căghiămộtădữăliệuăvàoăơănhớă(ho căthiếtăb ) Hình V 2.3 Đ nh th i ho t đ ng Ghi/Đ c giao ti p CPU v i b nh Ho tăđộng xử lý liệu CPU máy tính, ngồiăviệc thực hiệnăcác tác vụ số h c logic, tác vụ trao đ i thông tin, liệu CPU nhớ chiếmărất nhiều th i gian, xẩy liên tục Theo nguyên lý Von Neumann, lệnh vàă liệu đ ợc l u giữ nhớ, nên tác vụ trao đ i thông tin, liệu bao g m đ c lệnh ghi/đ c liệu đến từ ô nhớăph i đ măb o đ t tốc độ cao xác Trong tác vụ Ghi/Đ c nào, việc xác đ nh ngu n ho c đích liệu ph i đ ợc xác đ nh tr ớc, sau đến nội dung liệu Do vậy, đ a củaăô nhớ cần ph i đ ợc CPU đ a tr ớc, ph i n đ nh BUS tr ớcă đ a tín hiệu Ghi/Đ c Trên biểu đ th i gian, thấyă trình Ghi/Đ c xẩyăra địa ổn định liệu ổn định Hình V 107 Khoa CNTT - ắrường Đại học ắhái Bình Giáo trình KắMắ & QLHắMắ Trong hai biểu đ th i gian trên, thấy rằng: - Trong chu kỳ đ cădữăliệu từ nhớ ROM, ho cătrong chu kỳăGhi/Đ c nhớ RAM, kho ng th i gian T4 cần thiết tr ớc xuất tín hiệu ch n chip làărất quan tr ng - Tín hiệu Ghi/Đ c W/Răt năt i kho ng liệu đư n đ nh BUS đ m b o liệu Ghi/Đ c đ ợcăkhơng b lỗi Hình V 108 Khoa CNTT - ắrường Đại học ắhái Bình Giáo trình KắMắ & QLHắMắ 2.4 Giao ti p CPU v i thi tăb ngo i vi Nh đư biết, thiết b vào/ra đ ợc kết nối với CPU thơng qua phối ghép (hay cịn g i giao diện - interface) Ta đư nói thiết b vào/ra đ ợc liên kết với CPU Address bus vàăData bus đểăthực thao tác đ aădữăliệu vào CPU ho c từ CPU Điều đáng l u tâm là: Các thiết bị vào/ra thực nhiệm vụ: Ho c cung cấp liệu cho CPU, ho c lấy liệu CPU cung cấp, nên với thiết b vào, Data bus chiều từ vào CPU, đối vớiăthiết b ra, Data bus có chiều ng ợc l i Chiều Data BUS đ ợc đ nh b i phối ghép thiết b vào/ra (IO Interface) Hình V Từ khái niệmătrên, suy cần ph i có khối chức nĕng quan tr ng để đ m b o việc truyền liệu CPU với thiết b vào/ra làămạch logic chọn thiết bị vào/ra (I/O Select Logic) M ch làm việc theo nguyên tắc ch n thiết b vào/ra thông qua đ a thiết b vào/ra CPU cung cấp để t o cácătín hiệu ch n thiết b vào/ra Các tín hiệu đ ợcăđ a đến thiết b vào/ra cụ thể thông qua dâyăch n (I/O Select Line) Dĩ nhiên, lối vào m ch ch n nàyălà tín hiệu đ a CPU cung cấp, đ ợc nối với Address Bus Thực chất, m ch ch n thiết b vào/ra m ch gi i mư đ a chỉăthiết b vào ra, t o tín hiệu ch n thiết b vào/ra từ đ a thiết b vàătín hiệu xác nhận làm việcăvới thiết b vào IO/M Hình V 109 Khoa CNTT - ắrường Đại học ắhái Bình Giáo trình KắMắ & QLHắMắ Hình V 2.5 Bus điều khiển Ho t động trao đổi liệu CPU với nhớ thiết bị vào/ra diễn Data Bus, v trí cụ thể, tức đích đến liệu, ho c nơi cung cấp liệu theo yêu cầu CPU Address Bus đ m nhận Hình V 110 Khoa CNTT - ắrường Đại học ắhái Bình Giáo trình KắMắ & QLHắMắ Vì m i thành phần máy tính sử dụng chung bus đ a vàăbus liệu để truyền thông tin, để tránh xung đột cần có khối chức nĕng điều khiển việc sử dụng bus Việc điều phối ho t động trênădo khối chức nĕng đ c biệt đ m nhận, khối điều khiển (Controller), (hay g i đơn vị điều khiển – CU – Control Unit) Dữăliệu vào khối mư đư đ ợc khối gi i mư lệnh t o từ việc phân tích lệnh CPUăcần thực thi Các tín hiệu khối nàyă t o đ ợc đ a đến cho khối chức nĕng theo đ ng truyền dẫn riêng, g i làă bus điều khiển (Control Bus).ă Các tín hiệu điều khiển Control Bus điềuă phối m i ho t động chức nĕng thiết b liên quan (bộ nhớ, thiết b vào/ra ) Cácăđ ng truyền bus điều khiển bao g m: Ghi nhớ (Memory Write): Cho phép ghi liệu bus dữăliệu vào nhớăcó đ a bus đ a chỉ; Đ c nhớ (Memory Read): Cho phép đ c liệu nhớăcó đ a bus đ a lên bus liệu; Ghi vào/ra (I/O Write): Cho phép truyền dữă liệu bus liệu đến c ng vào/ra có đ a bus đ a chỉ; Đ c vào/ra (I/O Read): Cho phép truyền liệu từ c ng vào/raăcó đ a bus đ a lên bus liệu; Xác nhận trao đ i (Transsfer ACK): Cho biết liệu đư đ ợc đ a lên bus hay đưăđ ợcăđ cătừăbus; Yêu cầu bus (Bus Request): Cho biết thành phần yêu cầu sửădụng bus; Cấp bus (Bus Grant): Cho biết thành phần yêu cầu sử dụng bus đ ợcăquyền điều khiển bus; Yêu cầu ngắt (Interrupt Request): Cho biết cóăyêu cầu ngắt; Xác nhận ngắt (Interrupt ACK): Xác nhận yêu cầu ngắt đư đ ợc nhận; Xung nh p (Clock): Đ ợc sử dụng để đ ng hóa ho t động; 2.6 Truy nh p tr c ti păb nh vƠ ng t Một vấn đề thuộc ph m vi nâng cao hiệu qu ho t động CPU là:ăHo t động thiết b vào bao gi chậmăhơn nhiều so với tốc độăxử lý CPU Để gi i vấn đề, nhà thiếtăkếăđ a gi iăpháp “truy nh p trực tiếp nhớ 111 Khoa CNTT - ắrường Đại học ắhái Bình Giáo trình KắMắ & QLHắMắ (Direct Memory Access)” Do sử dụng BUS chung trao đ i liệu, ho t động truy nhập trực tiếp nhớ thiết b vào đ ợc t chức thực cách ch t chẽ nh mạch điều khiển truy nh p trục tiếp nhớ DMAC Gi sử thiết b nhập liệu #0 cóănhu cầu chuyển khối dữăliệu vào nhớ, gửi yêu cầu thực thi DMA tín hiệu Request DMA qua đ ng DMA Request Line CPU phân tích tín hiệu tựătách khỏi BUS chung, gửi tín hiệu nhận biết chấp thuận cho #0 qua đ ng DMA Acknowledge Line, trao quyền sửă dụng BUS chung cho thiết b #0 vàăthiết b #0 thực việc truy nhập trực tiếp nhớ Hình V 10 Một điều quan tr ng việcă vào/ra liệu làă vấn đề k p th i phục vụ yêu cầu cung cấp liệu thiết b vào/ra CPU (ho cănhập vào ho c đ a ra) Những yêu cầu nàyăth ng xuất bất ng , không cóă“hẹn” tr ớc Gi i vấn đề này, kiến trúc máy tính đ a gi i pháp NG T CPU Khối xửălý yêu cầu ngắt CPU gửi tín hiệu yêu cầu qua Interrupt Request Logic tới chân yêu cầu ngắt CPU CPU thực nốt lệnh thực gác tiến trình thực ch ơng trình l i để quay thực ch ơng trình phục vụ ngắt; Ho c thu thập, xửă lý dữăliệu thiết b ăvào/ra cung cấp, ho c cung cấp liệu đư xử lý cho thiết b 112 Khoa CNTT - ắrường Đại học ắhái Bình Giáo trình KắMắ & QLHắMắ Nh kiến trúc máy tính, tuỳătheo mục đích sửădụng,ăcó thểăđ ợc thực theo kiến trúc nh hình 10 Khối chức nĕng CLOCK bộă phận t o xung nh p đểăđ ng hoáăm i ho t động khối chức nĕng Hoạt động bus 3.1 Ho tăđ ng c a bus Ho t động bus x y nh sau: a) Nếu thiết b muốn gửi liệu đến thiết b khác, thiết b ph i (i) Lấy quyền sử dụng bus (ii) Truyền liệu qua bus tới thiết b nhận liệu b) Nếu thiết b yêu cầu liệu từ thiết b khác, thiết b ph i (i) Lấy quyền sử dụng bus (ii) Truyền yêu cầu liệu đến thiết b có liệu thơng qua bus điều khiển bus đ a t ơng ứng (iii) Ch ăthiết b gửi l 3.2.ăK t n i thi t b ălênăbus Việc dùng bus để kết nối truyền thơng tin cácă thiết b ă khác địi hỏi t i th i điểmăchỉ thiết b đ ợc phép phát tín hiệu lên bus Nếu t i th i điểm có nhiều thiết b đ ợc kết nói vàăcùng phát tín hiệu lên bus gây xung đột Để làmăchủ việc kết nối thiết b lên bus ng i ta sử dụng thiết b ăđiện tử cóătên thiết bị ba trạng thái D ng logic cu thiết b nh sau: Hình V 11 113 Khoa CNTT - ắrường Đại học ắhái Bình Giáo trình KắMắ & QLHắMắ Thiết b ba tr ng thái có hai đầu vào INPUT ENABLE, tín hiệu OUTPUT Tín hiệu có ba tr ng thái: 0, 1, tr ng thái Không kết nối (High Impedance State – tr ng tháiătr ăkháng cao) Khi đầu vào ENABLE = 1, đầu OUTPUT Không kết nối với INPUT, cịn ENABLE = đầu OUTPUTă có giá tr nh ă đầu vào INPUT Phối ghép phần tử tr ng thái ng ợc chiều nhau, tín hiệu ENABLE đ o giá tr ă cho nhau, ta đ ợc phần tử liên kết hai chiều có điều khiển, đ ợc sử dụng liên kết lên BUSădữ liệu Một điều quan tr ng cầnăhiểu ró làăkhi nhiều thiết b ba tr ng thái đ ợc kết nối lên đ ng truyền thiết b có đầu vào vàă ENABLE, thiết b sẽăđiều khiển tr ng thái đ ng truyền Thiết b ba tr ng thái cho phép CPU vàă bus master khác điều khiển việc kết nối cácăđối t ợng khácănhau lên bus Khi cần ch n đối t ợng nào, CPU phát đ a chỉăcủa đối t ợng đóăvà tín hiệu điều khiển t ơng ứng Các đối t ợng thực gi i mư đ a này, kết hợp với tín hiệu điều khiển đểăt o tín hiệu cho phép ENABLE T i đối t ợng có đ a phù hợp, tín hiệu ENABLE = cho phép đối t ợng kết nối lên bus Các đối t ợng khác có tín hiệu ENABLE = nên không đ ợc kết nối Về m t vật lý, BUS dây dẫn song song ch y suốt qua thành phần chức nĕng máy tính, thành phần đ ợc kết nói với toàn hay phần số dâyăCách kết nối thơng dụng: Các thành phần máy tính đ ợc kếtă nối kho ng bus thông qua rưnh cắmă(slot) cóăs n cácăb ng m ch Cách bố trí có lợi m rộng hay thay thếăcácăthành phần máy tính cách dễ dàng 3.3 Phơn c p bus Một hệă thống máy tính th đ ợc minh h a hình sau: ng sử dụng nhiều bus Bố trí đ c tr ng bus Bus cục đ ợc dùng để nối xử lý với nhớ cache Bus cóă thể đ ợc kết nối với cácăbộ điều khiển I/O cục Bộ điều khiển nhớ cache đ ợc kết nối với nhớ bus hệ thống ă đây, cấu trúc cache đ ợc sửă dụng để tách trình truy xuất bộă nhớă th ng xuyên từ cácăthành phầnăkhác, nhớăđ ợcăgắn với bus hệ thống Do thiết b vào/ra truy xuất nhớ thơng qua bus hệăthống màăkhông nh h ng tới ho t động CPU Có thể kết nối phối ghép thiết b vào/ra lên bus hệ thống Tuy nhiên, 114 Khoa CNTT - ắrường Đại học ắhái Bình Giáo trình KắMắ & QLHắMắ thiết kếă hiệu qu làă sửă dụng hay nhiều bus ngoại vi để kết nốiă chúng sau kết nối bus ngoại vi với bus hệ thống thông qua phối ghép bus ngo i vi (expansion bus interface) Kiến trúc đ m b o hiệu qu hợp lý, song tr ng hợp cácăthiết b vào/ra có tốc độ cao, chúng làm gi m hiệu suất Ng i ta th ng sử dụng bus có tốc độ cao kết nối trực tiếp với bus cục bus hệăthống thông quaăcầu nối cache đểăgi i vấn đềăđối với thiết b vào/raăcó tốc độ cao 3.4 Các đ c tr ng thi tăk ăbus Cácăđ c tr ng bus bao g m: Kiểu bus Điều khiển Chu kỳ bus 3.4.1 Kiểu bus Bus đ ợc chia làm hai kiểu chính: bus dành riêng bus dùng chung Bus dành riêng bus đ ợc dùng để phục vụ mục đích cụ thể ho c kết nối số thành phần đ nh Ví dụ, bus dành riêng để truyền đ a ho c liệu; làăcách thiết kế ph biến Tuy nhiên đ a liệu sử dụng bus chung cách kích ho t đ ng truyền xácăđ nh làăq trình truyền dữăliệuăhay đ a Khi truyền liệu, đ a đ ợc đ a lên bus vàă đ ng truyền nàyă đ ợc kích ho t Mỗi thành phần máy tính nhận đ a kho ng th i gian thích hợp thiết b có đ a t ơng ứng đ ợc xácă đ nh Sau đ a đ ợc xóa khỏi bus trình truyền liệu bắt đầu bus Ph ơng pháp có u điểm gi m không gian h giá thành, nhiên việc thiết kế m ch logic phức t p hiệu suất truyền thông tin b gi m Bus dành riêng m tă vậtă lý bus chỉă đ ợc kết nối với thành phần đ nh Một ví dụ đ c tr ng làăsử dụng I/O bus đểăkết nốiăcácăthiết b ăvào ra, sau bus I/O đ ợc kết nối chung với bus chung Thiết kế nàyăcho hiệu suất cao 3.4.2 Điều khiển Trong đ i đa số tr ng hợp, nhiều thành phần có u cầu điều khiển bus, ví dụ nh thiết b vào/ra yêu cầu kết nối trực tiếp tới nhớăkhơng qua CPU Vì t i th i điểmăchỉ có thành phần truyềnăthơng tin thành cơng qua bus, cần ph i có chếă điều khiển bus đó.ă Các ph ơng pháp điều 115 Khoa CNTT - ắrường Đại học ắhái Bình Giáo trình KắMắ & QLHắMắ khiển đ ợcăchia hai lo iăchính: tập trung vàăphân tán Với cách qu n lý tập trung, điều khiển bus ch u trách nhiệm phânăphát th i gian sử dụng bus cho thành phần Cáchăđiềuăkhiển phân tán không cầnăbộ điềuăkhiểnăbus mà thành phần có m chăălogic điều khiển truy cập bus 3.4.3 Chu kỳ bus Hai ph ơng pháp truyền thông tin bus Đ ng bộ; Không đ ng Với ph ơng pháp đ ng bộ, CPU điều khiển tồn q trình truyền thơng tin thơng qua cácă tín hiệu điều khiển ghi/đ c Đây ph ơng pháp đ ợcă sử dụng hầu hết hệăthống Chu kỳă bus kho ng th i gian đ ợc CPU dùng để thực thao tác truyền thông tin đ nh với đối t ợng đ nh Mỗi chu kỳăbus kéo dài nhiều chu kỳ nh p đ ng h máy tính Có lo i chu kỳ bus cơăb n: Nhập lệnh; Đ c nhớ; Ghi nhớ; Đ c c ng vào/ra; Ghi c ng vào ra; Tr ăl i ngắt Để hiểu đ ợc q trình truyền thơng tin hệ thống bus theo kỹăthuật đ ng bộ, ta kh o sát trình CPU nhập liệu từ thiết b vào nhớă(Đ c c ng vào/ra) Trong ví dụ này, chu kỳ bus g m hai chu kỳ nhỏ: Chu kỳăđ c c ng chu kỳ ghi nhớ Trong chu kỳ đ c c ng, CPU đ a đ a chỉăcủa c ng vào/ra đ ợc ch n lên bus đ a Khi đ a đư n đ nh, CPU phát tín hiệu điều khiển đ c c ng I/O lên bus điều khiển Thiết b vào/ra đ ợc ch n đ a dữăliệu lên bus liệu, liệu n đ nh, CPU nhập liệu Trong chu kỳ ghi nhớ, CPU đ a đ a nhớ lên bus đ a Khi đ a chỉă n đ nh, CPU phátăraătín hiệu điềuă khiển ghi c ng I/O lên bus điều khiển Dữ liệu từ CPU đ ợcăghi vào v trí t ơng ứng nhớ 116 Khoa CNTT - ắrường Đại học ắhái Bình 117 Giáo trình KắMắ & QLHắMắ Khoa CNTT - ắrường Đại học ắhái Bình Giáo trình KắMắ & QLHắMắ BUS không đ ng vàăĐ nh th i đ cădữăliệu Hình V 12 118