BÀI THÍ NGHIỆM NGUYỄN HỒI DANH - 1610391 VÕ SƠN TRÀ – 1613650 Câu 1: +Bước 1: Bảng thật +Bước 2: tạo phương trình Boolean: +Bước 3: Hiện thực mạch: Câu 2: +Video trình thực mạch cộng 4-bit Full Adder song song với ghi smartsim: https://youtu.be/h1_PHO8vOfs +Kết mạch: +Video kết thực cộng số: https://youtu.be/3RJ2zpoXoCY Câu 3: Thiết kế mạch có khả nhận biến đổi liệu sang dạng bù 2: Mạch bù xây dựng dựa việc lấy bù 1, sau cộng giá trị với “1” Việc cộng thêm “1” phải thực kết mạch cộng bits Full Adder từ Nên sử dụng ta thay nối ngõ Q D flip flop đầu ta nối ngõ A Full Adder để thực việc lấy bù với đầu Sau ta thực việc cộng giá trị với “1” cách ta cho C i số “1” Vì ta số bù Mạch thực hình: +Video thực Mạch lấy bù phẩy thông qua mạch câu kết thử chuyển số cụ thể: https://youtu.be/KWhoNHMwNAU Câu 4: +Xây dựng mạch trừ giống thực phép trừ, ta thực A – B cách ta lấy A cộng với số bù B Vì ta kết hợp hai mạch cộng mạch bù câu câu đồng thời kết hợp cổng AND OR hình ta mạch trừ, có đầu vào F để điều khiển thứ tự nhập liệu (khi F nhập liệu số bị trừ vào mạch cộng cịn nhập vào số trừ) Về phần số trừ xử lí qua mạch bù hai trước đưa vào mạch cơng Mạch hình vẽ: +Đây video kết việc thực phép trừ “6 – 5” qua mạch trừ: https://youtu.be/mrcGarteSnQ Câu 5: + Mạch parity chẵn sử dụng cổng luận lý XOR NXOR: Các bước thiết kế mạch: Ta thiết kế mạch ghi nhận số bit chẵn hay lẻ Giả sử ta muốn có mạch báo kết Y=1 số bit lẻ Y=0 ngược lại Lợi dụng tính chất cổng EX-OR có ngã số số ngã vào lẻ Với ngã vào, ta dùng cổng EX-OR để thực mạch ghi nhận Kết hình: + Mạch parity lẻ sử dụng cổng luận lý XOR NXOR: Các bước thiết kế mạch: bit Parity lẻ ngược lại với bit Parity chẵn nên ta việc thay cổng Xor cuối thành X-Nor mạch Parity lẻ Kết hình: