ĐỒ ÁN TỐT NGHIỆP ĐIỆN TỬ Xây dựng bộ điều khiển và nhận dạng tiếng nói bằng xử lý tín hiệu số DSP56002, thuyết minh ĐỒ ÁN TỐT NGHIỆP ĐIỆN TỬ bộ điều khiển và nhận dạng tiếng nói, bộ điều khiển và nhận[.]
ĐỒ ÁN TỐT NGHIỆP ĐIỆN TỬ Xây dựng điều khiển nhận dạng tiếng nói xử lý tín hiệu số DSP56002, thuyết minh ĐỒ ÁN TỐT NGHIỆP ĐIỆN TỬ điều khiển nhận dạng tiếng nói, điều khiển nhận dạng tiếng nói Luận văn nghiên cứu thử nghiệm hướng nhận dạng tiếng nói dựa đặc trưng ngữ âm quan trọng tiếng nói formant Cơng cụ tốn học sử dụng phép phân tích Fourier thời gian ngắn STFT(Short Time Fourier Transform) Nhận dạng tiếng nói phận nịng cốt điều khiển tiếng nói cần thiết kế MỤC LỤC CHƯƠNG I: GIỚI THIỆU CHƯƠNG II: GIỚI THIỆU BỘ XỬ LÝ TÍN HIỆU SỐ VÀ KHỐI ĐÁNH GIÁ DSP56002 A MƠ TẢ TỔNG QT BỘ XỬ LÝ TÍN HIỆU SỐ DSP56002 B GIỚI THIỆU DSP56002EVM C GIỚI THIỆU TỔNG QUÁT CÁC CHÂN CHƯƠNG III: MÔ TẢ CHỨC NĂNG DSP56002 11 A CẤU TRÚC DSP56002 11 B ĐƠN VỊ ALU DỮ LIỆU 13 C BỘ ĐIỀU KHIỂN CHƯƠNG TRÌNH 16 D ĐƠN VỊ CẤP PHÁT ĐỊA CHỈ 18 E CÁC CHẾ ĐỘ ĐỊNH ĐỊA CHỈ 20 F PORT A CỦA DSP56002 22 G PORT B CỦA DSP56002 26 H PORT C CỦA DSP56002 31 I THANH GHI ƯU TIÊN NGẮT (IPR) CỦA DSP56002 43 J BỘ DAO ĐỘNG XUNG VÒNG GIỮ PHA (PLL) 45 K MÔ PHỎNG TRÊN CHIP (ONCE) 48 L BỘ ĐỊNH THỜI VÀ ĐẾM SỰ KIỆN CỦA DSP56002 52 CHƯƠNG IV: TẬP LỆNH DSP56002 57 A DẠNG LỆNH 57 B CÁC THAO TÁC TRUYỀN DỮ LIỆU SONG SONG 58 C CÁC LOẠI TRUYỀN DỮ LIỆU SONG SONG 58 D TẬP LỆNH DSP56002 59 CHƯƠNG V: CODEC GIAO TIẾP ÂM THANH ĐA NĂNG 67 I. GIỚITHIỆU 67 II. MÔ TẢ CHỨC NĂNG CÁC CHÂN . 69 III ĐẶC TÍNH TƯƠNG TỰ 70 IV CÁC ĐẶC TÍNH CHUYỂN ĐỔI 74 V.CHẾ ĐỘ ĐIỀU KHIỂN . 74 VI.CHẾ ĐỘ DỮ LIỆU 79 CHƯƠNG VI: MỞ RỘNG BỘ NHỚ CHO DSP56002 83 A CÁC LINH KIỆN SỬ DỤNG 83 B SƠ ĐỒ MẠCH 86 CHƯƠNG VII: BIẾN ĐỔI FOURIER 94 A BIẾN ĐỔI FOURIER LIÊN TỤC 94 B BIẾN ĐỔI FOURIER RỜI RẠC 96 C PHÂN TÍCH BIẾN ĐỔI NHANH FOURIER 96 CHƯƠNG VIII: BIẾN ĐỔI FOURIER THỜI GIAN NGẮN 101 A CÔNG THỨC BIẾN ĐỔI 102 B TÍNH CHẤT 103 C HẠN CHẾ CỦA PHÉP BIẾN ĐỔI FOURIER THỜI GIAN NGẮN 103 CHƯƠNG IX : XỬ LÝ TÍN HIỆU TIẾNG NĨI 104 I. TRÍCH ĐẶC TRƯNG TIẾNG NĨI DÙNG PHÉP PHÂN TÍCH STFT 104 II. NHẬN DẠNG TIẾNG NĨI . 122 III.CHƯƠNG TRÌNH NHẬN DẠNG TIẾNG NĨI 126 KẾT QUẢ 167 KẾT LUẬN 168 HƯỚNG PHÁT TRIỂN 169 PHỤ LỤC A 170 PHỤ LỤC B 176 TÀI LIỆU THAM KHẢO GIỚI THIỆU I. Tổng quan: Luận văn thực việc xây dựng điều khiển nhận dạng tiếng nói xử lý tín hiệu số DSP56002. Một vài thập niên trước đây, việc nhận dạng tiếng nói máy tồn suy nghĩ nhà khoa học viễn tưởng, nhiên vài năm gần đây, vấn đề tìm hiểu thực hệ thống nhận dạng tiếng nói cách tự động đưa vào nghiên cứu viện nghiên cứu khắp giới Những ứng dụng thực tiễn mà hệ thống mang lại vô lớn máy tính khơng cần bàn phím, hệ thống điều khiển không cần bảng điều khiển phức tạp, máy điện thoại khơng cịn cần đến bàn quay số xem bước đột phá tất lĩnh vực sống Do vấn đề nghiên cứu phương pháp nhận dạng tiếng nói vấn đề thu hút nhiều đầu tư nghiên cứu nhà khoa học khắp giới Tuy nhiên kết mang lại hạn chế phức tạp tiếng nói người Đối với nước ta, vấn đề nhận dạng tiếng nói giai đoạn đầu kết đạt khiêm tốn. Luận văn nghiên cứu thử nghiệm hướng nhận dạng tiếng nói dựa đặc trưng ngữ âm quan trọng tiếng nói formant Cơng cụ tốn học sử dụng phép phân tích Fourier thời gian ngắn STFT(Short Time Fourier Transform) Nhận dạng tiếng nói phận nịng cốt điều khiển tiếng nói cần thiết kế II Những nội dung luận văn: Các chương 2, 3, 4, 5, giới thiệu xử lý tín hiệu số DSP56002, giao tiếp âm đa Codec 4215, nhớ mở rộng, mạch giao tiếp điều khiển Chương giới thiệu tổng quát xử lý tín hiệu số DSP56002 Tiếp đến Chương mơ tả cụ thể chức DSP56002 bao gồm: cấu trúc chế độ định địa DSP56002; ghi chế độ hoạt động PORT DSP56002 Chương mô tả tập lệnh xử lý tín hiệu số DSP56002 Chương giới thiệu CODEC giao tiếp âm đa CS4215, đồng giao tiếp nối tiếp (SSI) xử lí DSP56002 sử dụng để thích nghi với truyền liệu nối tiếp từ hai chuyển đổi A/D CS4215 đến DSP56002 từ DSP56002 đến hai chuyển đổi D/A CS4215 Chương mở rộng nhớ cho DSP56002; chương trình bày sơ đồ mạch DSP56002EVM, nhớ mở rộng, sơ đồ điều khiển động DC linh kiện sử dụng trong mạch Các chương sau giới thiệu cơng cụ tốn học phương pháp nhận dạng tiếng nói Chương giới thiệu phép biến đổi Fourier với tín hiệu liên tục rời rạc, giới thiệu phương pháp biến đổi nhanh Fourier FFT thực DSP56002 sử dụng giải thuật phân chia theo thời gian DIT (decimation-in-time) Tiếp theo Chương trình bày phép tổng quát biến đổi Fourier thời gian ngắn STFT Cuối Chương tập trung vào phép biến đổi Fourier thời gian ngắn để trích formant tín hiệu, Sau trích formant tín hiệu sử dụng phương pháp kết hợp mẫu để nhận dạng tiếng nói III Kết luận sơ bộ: Luận văn thực việc :mở rộng nhớ cho DSP56002, nhận liệu âm từ qua giao tiếp SSI DSP56002 CS4215, thực trích formant tín hiệu tiếng nói dùng giải thuật STFT Cuối thực việc nhận dạng tiếng nói ứng dụng để điều khiển GIỚI THIỆU BỘ XỬ LÍ TÍN HIỆU SỐ &KHỐI ĐÁNH GIÁ DSP56002 Trong chương này, giới thiệu tổng quát xử lý tín hiệu số DSP56002 chân A MƠ TẢ TỔNG QUÁT BỘ XỬ LÍ TÍN HIỆU SỐ DSP56002: DSP56002 xử lí tín hiệu đơn chip, đa dụng Khối đánh giá DSP56002EVM có giá thành thấp, sử dụng xử lí DSP56002 cho việc thiết kế hệ thống xử lí tín hiệu số thời gian thực Họ xử lí DSP56000 tạo thành từ chip vi xử lí tín hiệu số 24-bit, hiệu suất cao vùng mở rộng Trong vùng mở rộng, chip trợ giúp cấu hình cho thiết bị nhớ ngoại vi thay đổi tùy theo loại họ DSP56002 loại họ xử lí DSP56000 bao gồm phận xử lí tín hiệu số tương thích vơí họ 56000, nạp RAM chương trình chip, có RAM liệu độc lập, ROM liệu với bảng sine, m-law va A-law DSP56002 chứa giao tiếp truyền thông nối tiếp, giao tiếp chủ song song, đếm thời gian/sự kiện, vịng khóa pha, cổng mơ chip Bộ xử lí DSP56002 cung cấp đặc trưng phong phú việc xử lí tín hiệu số. DSP56002 Technical Literature I.KHỐI TRUNG TÂM XỬ LÍ TÍN HIỆU SỐ 1.Những phận chính: 1.1.Ba đơn vị thực thi độc lập: Đơn vị liệu số học logic Đơn vị cấp phát địa chỉ(AGU) Đơn vị điều khiển chương trình 1.2.Bốn bus liệu 24 bit độc lập: Bus Bus Bus Bus dữ dữ liệu liệu liệu liệu X (XDB) Y (YDP) chương trình (PDB) tồn cục (GDB) 1.3.Ba bus địa 16 bit độc lập: Bus địa X (XAB) Bus địa Y (YAB) Bus địa chương trình (PAB) 1.4.Cổng mở rộng nhớ (Port A) 1.5.Mạch mô chip (OnCE) 1.6.Vịng khóa pha (PLL) 2.Đặc điểm DSP56002: 40 triệu lệnh/giây (MIPS) tần số 80Mhz 240 triệu phép xử lí /giây (MOPS) tần số 80Mhz Thực lệnh song song với chế độ định địa Nhân tích lũy song song 24x24 bit chu kỳ lệnh (2 chu kỳ xung clock) Đặt zero đầu dòng lặp DO Các ngắt tự động trở nhanh Thiết kế CMOS tiêu thụ công suất thấp Chế độ treo(standby) tiêu thụ công suất thấp cho STOP WAIT 1.Các tín hiệu cổng A: Các tín hiệu cổng A chia thành ba nhóm chức năng: Bus địa (A0-A15) Bus liệu (D0-D23) Bus điều khiển Các tín hiệu điều khiển chia thành nhóm nhỏ: o Điều khiển ghi đọc (RD~/WR~) o Lựa chọn không gian địa (bao gồm chọn nhớ chương trình PS~, chọn nhớ liệu DS~, chọn X/Y~) o Điều khiển truy xuất (BN~, BR~, BG~,WT~, BS~) 2.Điều khiển chế độ ngắt: 2.1 Chế độ A / Yêu cầu ngắt A / Lấy lại STOP: Đầu vào có ba chức Nó làm việc với chân MODB MODC để chọn chế độ hoạt động chip, nhận u cầu ngắt từ bên ngồi, bật phát xung nhip bên trong, khiến chip khơi phục từ trạng thái xử lí dừng 2.2 Chọn chế độ B / Yêu cầu ngắt B: Chân vào làm việc với chân MODA MODC để chọn chế độ hoạt động chip, nhận yêu cầu ngắt từ bên 2.3 Chọn chế độ C / Yêu cầu ngắt không che: Chân làm việc với chân MODA MODB để chọn chế độ hoạt động chip, thu yêu cầu ngắt từ bên 2.4 Reset (RESET): Chân vào Schmitt trigger dùng để reset DSP56002 Khi reset tác động DSP khởi động đặt trạng thái reset Khi chân reset không tác động chip ghi trạng thái chân chế độ (MODA, MODB, MODC ) vào ghi chế độ hoạt động chip 3.Năng lượng xung nhịp: 3.1 Nguồn điện (VCC) , đất (GND): Có cặp chân nguồn đất dùng cho chức năng: logic nội, đệm ngỏ bus địa chỉ, liệu, cổng B C, Once, PLL, chân CKOUT 3.2 Xung nhịp / Đầu vào tinh thể (EXTAL): Đầu vào EXTAL giao tiếp dao động tinh thể bên bên 3.3 Đầu tinh thể (XTAL): Đầu nối với chân dao động tinh thể bên với tinh thể bên 4.Giao tiếp chủ: 4.1 Bus liệu chủ (H0-H7): Bus liệu hai hướng truyền liệu giao tiếp chủ DSP56002 Nó hoạt động ngỏ vào trừ chân được tác động tích cực HR/ mức cao khiến cho H0-H7 trở thành ngỏ cho phép giao tiếp chủ đọc liệu DSP56002 4.2 Địa chủ(HA0-HA2): Các đầu vào cung lựa chọn cho ghi giao tiếp chủ 4.3 Đọc / Viết chủ: Đầu vào chọn hướng truyền liệu truy xuất xử lí chủ Nếu HR/ cao tích cực, H0-H7 đầu Nếu HR/ thấp công bố, H0-H7 đầu vào 4.4 Chủ yêu cầu (HREQ): Tín hiệu cực máng hở sử dụng giao tiếp chủ để yêu cầu phục vụ từ xử lí chủ, điều khiển DMA, điều khiển bên đơn giản 4.5 Chủ chấp nhận (HACK): Đầu vào có hai chức Nó cung cấp tín hiệu bắt tay chủ chấp nhận cho việc truyền DMA có thu ngắt chủ chấp nhận tương thích với xử lí họ MC68000 5.Giao tiếp truyền thông nối tiếp (SCI): 5.1 Dữ liệu thu(RXD): Đầu vào thu liệu hướng byte truyền liệu đến ghi dịch thu SCI 5.2 Dữ liệu phát(TXD): Đầu phát liệu nối tiếp từ ghi dịch phát SCI 5.3 Xung nhịp nối tiếp (SCLK): Chân hai hướng cung cấp xung nhịp vào từ nơi mà tốc độ baud phát và/hoặc thu lấy chế độ bất đồng bộ, từ nơi mà liệu truyền chế động 6.Giao tiếp nối tiếp đồng bộ(SSI): 6.1 Xung nhịp nối tiếp (SC0): Chức chân hai hướng xác định việc SCLK chế độ đồng Ở chế độ đồng bộ, chân sử dụng cho cờ nối tiếp nhận Trong chế độ bất đồng bộ, chân thu xung nhịp xuất nhập 6.2 Điều khiển nối tiếp (SC1): SSI sử dụng chân hai hướng để điều khiển cờ đồng khung 6.3 Điều khiển nối tiếp (SC2): SSI sử dụng chân hai hướng để điều khiển đồng khung 6.4 Xung nhịp nối tiếp SSI (SCK): Chân hai hướng cung cấp xung nhịp tốc độ bit nối tiếp cho SSI có xung nhịp sử dụng 6.5 Dữ liệu thu SSI (SRD): Chân vào thu liệu nối tiếp vào ghi dịch thu SSI 6.6 Dữ liệu phát SSI(STD): Chân phát liệu nối tiếp từ ghi dịch phát SSI 7.Các chân mô chip: 7.1 Đầu vào nối tiếp gỡ rối / Trạng thái chip (DSI/OS0): Dữ liệu nối tiếp lệnh cung cấp từ điều khiển Once qua chân DSI/OS0 đầu vào, chân DSI/OS0 đầu làm việc với chân OS1 để cung cấp thông tin trạng thái chip 7.2 Xung nhịp nối tiếp gỡ rối / trạng thái chip (DSCK/OS1): Chân DSCK/OS1 cung cấp xung nhịp nối tiếp đến Once đầu vào Khi đầu ra, với chân OS0 chúng cung cấp thông tin trạng thái chip 7.3 Đầu nối tiếp gỡ rối (DS0): DSP đọc liệu nối tiếp từ Once thông qua chân DS0 định lệnh sau thu từ điều khiển lệnh bên 7.4 Đầu vào yêu cầu gỡ rối (DR): Đầu vào cho phép người sử dụng vào chế độ gỡ rối từ điều khiển lệnh bên 8.Các chân PLL: 8.1 Nguồn mạch PLL tương tự (PVCC): Đầu cấp nguồn VCC dành riêng cho hệ thống PLL 8.2 Đất cho mạch PLL (PGND): Đầu GND dành riêng cho hệ thống PLL 8.3 Nguồn CKOUT (CLVCC): Đầu vào hoạt động VCC cho ngõ CKOUT 8.4 Đất CKOUT (CLGND): Đầu vào hoạt động GND ngõ CKOUT 8.5 Tụ lọc PLL (PCAP): Đầu dùng để nối với tụ bên cần cho lọc PLL 8.6 Xung nhịp (CKOUT): Chân cung cấp xung nhịp chu kì làm việc 50% đồng với xung nhịp bên xử lí PLL cho phép trạng thái khóa 8.7 Điều khiển phân cực CKOUT(CKP): Chân vào định nghĩa phân cực đầu xung nhịp CKOUT 8.8 Đầu vào khởi động PLL(PINIT): Trong suốt thời gian Reset phần cứng hoạt động nạp giá trị chân PINIT vào bit PEN ghi điều khiển PLL 8.9 Khóa tần số pha(PLOCK): Đầu PLOCK phát sinh từ phát pha, PLL khóa tần số pha riêng EXTAL 9.Chân đếm thời gian/sự kiện: Chân hai hướng cung cấp giao kết với khối đếm thời gian /sự kiện Khi chân TIO sử dụng đầu vào, khối có chức đếm kiện bên ngồi đo độ rộng xung/chu kì tín hiệu bên ngồi Khi TIO sử dụng đầu ra, khối có chức đinh thời tín hiệu chân TIO xung nhịp định thời MÔ TẢ CHỨC NĂNG DSP56002 Chương đề cập đến chế độ định địa cấu trúc xử lí DSP56002 Cấu trúc vi xử lí DSP56002 gồm ba đơn vị thực thi trung tâm: đơn vị thực thi liệu số học logic (ALU), đơn vị điều khiển chương trình, đơn vị cấp phát địa Ba chế độ định địa xử lí DSP56002: ghi trực tiếp, đặc biệt, ghi gián tiếp Đồng thời, chương cịn mơ tả các mã lệnh để điều khiển chọn chế độ hoạt động cho Port DSP ghi DSP56002 A CẤU TRÚC CỦA DSP56002 I ĐƠN VỊ XỬ LÍ TRUNG TÂM(CPU) Các tuyến: Cấu trúc nội đa tuyến xử lí DSP56002 gồm tuyến liệu chiều 24-bit, hai tuyến địa hướng 16-bit tuyến địa hai hướng 16-bit a./ Tuyến liệu: Các tuyến liệu bao gồm: XDB , YDB , PDB , GDB Trong XDB YDB truyền liệu ALU liệu với nhớ X Y tương ứng Một số lệnh XDB YDB kết nối với tạo thành tuyến 48-bit PDB truyền từ lệnh cịn GDB đảm trách liệu khác truyền liệu xuất nhập (I/O) đến từ thiết bị ngoại vi b./ Các tuyến địa chỉ: Các tuyến địa bao gồm: XAB, YAB PAB XAB YAB cung cấp địa liệu trỏ đến vị trí xác định nhớ liệu nội X,Y tương ứng PAB cung cấp địa liệu trỏ đến vị trí nhớ xác định nhớ chương trình nội Các khoảng nhớ ngồi định địa chiều 16bit lái dồn kênh ba ngỏ nhập để chọn XAB, YAB PAB Các đơn vị thực thi: DSP56002 gồm ba đơn vị thực thi ALU liệu, PCU AGU Cổng mở rộng nhớ: (cổng A ) Cổng mở rộng nhớ bao gồm tuyến địa 16-bit, tuyến liệu hai chiều 24-bit tín hiệu điều khiển Nó dùng để giao tiếp với xử lí DSP56002 để mở rộng nhớ hay thiết bị ngoại vi Những thiết bị ngoại vi gồm RAM tĩnh tốc độ cao, thiết bị nhớ thấp hơn, DSP khác MPU khác cấu hình chủ/tớ OnCE: Nó cho phép người sử dụng tạo ảnh hưởng qua lại CPU DSP56002 ngoại vi khác để kiểm tra ghi, nhớ hay ngoại vi chip Nó cung cấp truy xuất đơn giản, tiêu phí tốc độ độc lập ghi nội cho việc phát triển hệ thống sửa lỗi có tính kinh tế cao Vòng giữ pha (PLL) dựa xung clock: Vòng giữ pha cho phép DSP56002 sử dụng nguồn xung clock ngoại việc xử lí nhiều tốc độ cung cấp xung clock đồng hoá xung clock nội PLL thực việc nhân tần số, loại bỏ tính bất đối xứng chia nhỏ cơng suất II VÙNG MỞ RỘNG Các nhớ nội: Bộ xử lí DSP56002 có nhớ on-chip: RAM liệu X, ROM dữ liệu X, RAM liệu Y, ROM liệu Y, RAM nhớ chương trình ROM bootstrap(tự khởi động) RAM liệu X Y hai nhớ nội 24-bit chiếm giữ 256 nhớ vị trí thấp khoảng địa X Y tương ứng ROM liệu X Y hai nhớ nội 24-bit cho phép OMR, chiếm giữ 256 vị trí nhớ thấp khoảng địa nhớ RAM chương trình P chứa câu lệnh, số bảng liệu cố định thời gian biên dịch Các vị trí nhớ khơng sử dụng dùng lưu trữ liệu tạm thời ROM bootstrap ROM có 64 nhớ lập trình 24-bit sử dụng chế độ bootstrap Ngồi cịn lập trình để thực phép bootstrap từ cổng mở rộng nhớ, từ giao tiếp chủ hay từ giao tiếp bất đồng nối tiếp (SCI) Các ngoại vi on-chip: Các ngoại vi DSP56002 bao gồm: giao tiếp chủ song song phương pháp DMA, port giao tiếp nối tiếp đồng (SSI), một port giao tiếp nối tiếp bất đồng (SCI), port xuất /nhập lập trình được. Bộ định thời / Đếm kiện: Bộ định thời sử dụng nguồn xung clock nội hay ngoại, ngắt xử lí sau số kiện (xung clock) tác động người lập trình, hay phát tín hiệu đến thiết bị ngoại vi sau đếm xong số kiện bên B ĐƠN VỊ THỰC THI ALU DỮ LIỆU: HƯỚNG PHÁT TRIỂN Nhận dạng tiếng nói vấn đề lớn vô phức tạp Hệ thống nhận dạng tiếng nói xây dựng luận văn với từ vựng nhỏ độ xác chưa cao Vì cần nghiên cứu nhằm xây dựng hệ thống nhận dạng tin cậy với từ vựng lớn Một số hướng phát triển đề tài sau: Nghiên cứu thêm cấu trúc tiếng Việt, ảnh hưởng thành phần âm tiết lên cấu trúc formant miền thời giantần số Từ đó, kết hợp với giải pháp canh lề thời gian hợp lý nhằm tận dụng triệt để đặc trưng tiếng nói trải dài âm tiết Ngoài việc khảo sát khác chu kỳ cao độ nguyên âm khảo sát ảnh hưởng thành phần khác âm đầu, âm cuối, điệu lên dạng sóng chu kỳ Có thể kết hợp nhiều vi xử lý hoạt động song song tăng khả xử lý nhận dạng tiếng nói Nghiên cứu thêm cơng cụ nhận dạng tiếng nói khác, vận dụng thêm lý thuyết Mờ, Mạng Neuron để nâng cao hiệu nhận dạng KẾT LUẬN Luận văn thực đầy đủ nhiệm vụ đặt đề tài: Xây dựng điều khiển nhận dạng tiếng nói xử lý tín hiệu số DSP56002 Cụ thể luận văn hoàn tất phần sau: Hoàn tất board mạch mở rộng nhớ cho DSP56002 board mạch điều khiển động Đã mở rộng nhớ với 64kbytes cho vùng nhớ X Y DSP56002 Thực việc nhận tín hiệu từ ngồi(micro)lưu vào RAM thông qua giao tiếp nối tiếp SSI DSP56002 CS4215 đồng thời phát tín hiệu loa Tìm hiểu cơng cụ tốn học để xử lý tín hiệu từ phân tích Fourier đến tính STFT Ứng dụng công cụ biến đổi Fourier thời gian ngắn STFT vào DSP56002 và trích formant tín hiệu tiếng nói Sau trích formant sử dụng phương pháp kết hợp mẫu để nhận dạng tín hiệu tiếng nói nhận dạng Từ kết nhận dạng ứng dụng để điều khiển Như vậy, luận văn nghiên cứu hồn tất nhận dạng tiếng nói dựa cơng cụ phân tích tín hiệu STFT (Short Time Fourier Transform ) Trong luận văn nhận dạng tiếng nói với từ vựng nhỏ Do đặc trưng tiếng nói thay đổi qua lần phát âm dù từ người nói nên độ xác việc nhận dạng chưa cao Vì vấn đề cịn lại mở rộng kích thước từ vựng tăng thêm độ xác hệ thống Việc lấy mẫu tín hiệu chuẩn huấn luyện nhiều lần nhiều người huấn luyện để tăng độ xác cho hệ thống cho nhiều người sử dụng Đồng thời kết hợp thêm nhiều vi xử lý hoạt động song song ... KHẢO GIỚI THIỆU I. Tổng quan: Luận văn thực việc xây dựng điều khiển nhận dạng tiếng nói xử lý tín hiệu số DSP56002. Một vài thập niên trước đây, việc nhận dạng tiếng nói máy tồn... GIỚI THIỆU BỘ XỬ LÍ TÍN HIỆU SỐ &KHỐI ĐÁNH GIÁ DSP56002 Trong chương này, giới thiệu tổng quát xử lý tín hiệu số? ? DSP56002 chân A MƠ TẢ TỔNG QUÁT BỘ XỬ LÍ TÍN HIỆU SỐ DSP56002: ... hợp mẫu để nhận dạng tín hiệu tiếng nói nhận dạng Từ kết nhận dạng ứng dụng để điều khiển Như vậy, luận văn nghiên cứu hồn tất nhận dạng tiếng nói dựa cơng cụ phân tích tín hiệu STFT