Hcmute đề xuất hàm offset giảm tổn hao do sự chuyển mạch cho nghịch lưu cầu h npc 5 bậc

BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT THÀNH PHỐ HỒ CHÍ MINH CƠNG TRÌNH NGHIÊN CỨU KHOA HỌC CẤP TRƯỜNG  ĐỀ XUẤT HÀM OFFSET GIẢM TỔN HAO  DO SỰ CHUYỂN MẠCH CHO NGHỊCH  LƯU CẦU H-NPC 5 BẬC MÃ SỐ: T2018-41TĐ SKC 0 Tp Hồ Chí Minh, tháng 12/2018 Luan van MỤC LỤC DANH SÁCH CHỮ VIẾT TẮT iv DANH MỤC HÌNH v DANH MỤC BẢNG vi THÔNG TIN KẾT QUẢ NGHIÊN CỨU 1 Thông tin chung Mục tiêu Tính sáng tạo Kết nghiên cứu Sản phẩm Hiệu quả, phương thức chuyển giao kết nghiên cứu khả áp dụng INFORMATION ON RESEARCH RESULTS General information Objective(s) 3 Creativeness and innovativeness Research results Products Effects, transfer alternatives of research results and applicability PHẦN MỞ ĐẦU Tính cấp thiết đề tài Mục tiêu nghiên cứu Đối tượng phạm vi nghiên cứu Ý nghĩa khoa học, thực tiễn đề tài Những đóng góp đề tài Cấu trúc đề tài i Luan van CHƯƠNG 1: TỔNG QUAN 1.1 Tình hình nghiên cứu thuộc lĩnh vực đề tài nước 1.1.1 Nghiên cứu giảm tổn hao chuyển mạch khóa cơng suất nước ngồi 1.1.2 Nghiên cứu giảm tổn hao chuyển mạch khóa cơng suất Việt Nam 10 CHƯƠNG 2: CƠ SỞ LÝ THUYẾT CHO BỘ NGHỊCH LƯU ÁP PHA BẬC CẦU HNPC 12 2.1 Cở sở lý thuyết nghịch lưu pha bậc cầu H-NPC 12 2.1.1 Cấu hình nghịch lưu bậc truyền thống: 12 2.1.2 Cấu hình nghịch lưu bậc ghép: 15 2.1.3 Nhận xét cấu trúc nghịch lưu bậc 17 2.2 Cấu trúc nghịch lưu bậc pha cầu H-NPC đề tài 18 2.3 Tính tốn tổn hao cho nghịch lưu 5L-HBT2I 21 2.3.1 Tổn hao chuyển mạch khóa IGBT 21 2.3.2 Tổn hao chuyển mạch cấu hình 5L-HBT2I 21 CHƯƠNG 3: KỸ THUẬT GIẢM TỔN HAO DO CHUYỂN MẠCH TRÊN NGHỊCH LƯU 5L-HBT2I 23 3.1 Nguyên lý giải thuật 23 3.1.1 Giai đoạn 1- tạo sóng điều khiển từ sóng điều khiển pha ban đầu 23 3.1.2 Giai đoạn 2-tạo điện áp điều khiển cho mạch nghịch lưu thành phần 26 3.2 Lưu đồ chương trình điều khiển 26 CHƯƠNG 4: MÔ PHỎNG, THỰC NGHIỆM VÀ KẾT QUẢ 28 4.1 Sơ đồ tổng thể mơ hình mơ thực nghiệm 28 4.2 Mô tả chi tiết mơ hình thực nghiệm 29 4.2.1 Mạch nguồn 30 4.2.2 Mạch công suất 30 ii Luan van 4.2.3 Mạch Drive PWM 32 4.2.3 Các module thi công lắp ráp 34 4.3 Kết mô 34 4.4 Kết thực nghiệm 39 4.5 Kết luận 40 CHƯƠNG 5: KẾT LUẬN VÀ HƯỚNG NGHIÊN CỨU TIẾP THEO 42 5.1 Những đóng góp đề tài 42 5.2 Hạn chế đề tài 42 5.3 Hướng phát triển đề tài 43 LIỆU THAM KHẢO 44 PHỤ LỤC 46 iii Luan van DANH SÁCH CHỮ VIẾT TẮT Vdc: Nguồn áp vào VC1, VC2: Điện áp tụ m: Chỉ số điều chế S: Các khóa đóng ngắt VLx: Điện áp tải Vx0: Điện áp nghịch lưu C: Tụ điện R: Điện trở tải L: Điện kháng tải fc: Tần số sóng mang f0: Tần số ngõ PWM: Pulse width modulation DSP: Digital signal processing NPC: Neutral Point clamped Multilevel Inverter THD: Total Harmonic Distortion IGBT: Insulated Gate Bipolar Transistor iv Luan van DANH MỤC HÌNH Hình 2.1 Bộ nghịch lưu áp dạng NPC bậc 12 Hình 2.2: Các thành phần pha a nghịch lưu bậc ghép cascade-2 bậc 16 Hình 2.3: nghịch lưu pha cầu H-NPC (a) kết cấu nhánh pha (b) 18 Hình 3.1 mơ tả điện áp offset theo giải thuật đề xuất 25 Hình 3.2 lưu đồ giải thuật điều chế đề xuất 27 Hình 4.1 Sơ đồ tổng thể mơ hình mơ 28 Hình 4.2 Cập nhật thermal module PSIM 29 Hình 4.3 Sơ đồ tổng thể mơ hình thực nghiệm 29 Hình 4.4: Sơ đồ khối nguồn DC 30 Hình 4.5: Sơ đồ chân IGBT 40N120 30 Hình 4.6: Sơ đồ mạch in mạch khối công suất 31 Hình 4.7: IC TLP 250 IC G1215S-1W mạch drive PWM 32 Hình 4.8: Sơ đồ nguyên lý mạch kích 32 Hình 4.9: Sơ đồ mạch in mạch kích (lớp trên) 33 Hình 4.10: Mạch PCB mạch kích ( mạch in lớp dưới) 33 Hình 4.11: Mơ hình thực nghiệm sau thi cơng 34 Hình 4.12: Mô tạo điện áp điều khiển m=0.9 34 Hình 4.13: Mơ tạo điện áp điều khiển m=0.4 35 Hình 4.14: Mơ tạo điện áp điều khiển 36 Hình 4.15: Mơ so sánh tổn hao 5L-HBT2I theo kỹ thuật điều chế 37 Hình 4.16: Mơ so sánh tổn hao 5L-HBT2I theo fc 38 Hình 4.17: Mơ so sánh THD áp 5L-HBT2I theo kỹ thuật điều chế 38 Hình 4.18 Kết thực nghiệm giải thuật giảm tổn hao đề xuất 39 Hình 4.19 Kết đo THD thực nghiệm mô giải thuật đề xuất 40 v Luan van DANH MỤC BẢNG Bảng 2.1 Trạng thái khóa điện áp pha tâm nguồn nghịch lưu NPC bậc 13 Bảng 2.2 Trạng thái khóa điện áp pha- nguồn nghịch lưu áp bậc dạng cascade 14 Bảng 2.3 Trạng thái khóa điện áp pha- nguồn nghịch lưu áp bậc lai 17 Bảng 2.4 So sánh số khóa cơng suất, nguồn cung cấp, số tụ DC (cho pha) nghịch lưu bậc NPC, cascade nghịch lưu lai 18 Bảng 2.3 Trạng thái đóng cắt khóa điện áp pha x 20 Bảng 2.5 So sánh số khóa cơng suất, nguồn cung cấp, số tụ DC (cho pha) nghịch lưu bậc NPC, cascade, nghịch lưu lai cascade-2 bậc 5L-HBT2I 20 Bảng 3.3 Hàm điện áp offset giải thuật đề xuất 24 Bảng 4.1: Thơng số IC TLP250 32 Bảng 4.3 Các thông số cho mô 34 Bảng 4.4 m độ giảm tần số chuyển mạch giải thuật đề xuất với PWM chuẩn 37 Bảng 4.3 Các thiết bị phần tử thực nghiệm 39 vi Luan van TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT CỘNG HOÀ XÃ HỘI CHỦ NGHĨA VIỆT NAM THÀNH PHỐ HỒ CHÍ MINH Độc lập - Tự - Hạnh phúc ĐƠN VỊ: KHOA ĐIỆN-ĐIỆN TỬ Tp HCM, Ngày 15 tháng 12 năm 2018 THÔNG TIN KẾT QUẢ NGHIÊN CỨU Thông tin chung - Tên đề tài: “Kỹ thuật điều chế giảm tổn hao chuyển mạch cho nghịch lưu cầu H-NPC bậc” - Mã số: T2018-41TĐ - Chủ nhiệm: TS Quách Thanh Hải - Cơ quan chủ trì: Trường Đại học Sư phạm Kỹ thuật Tp.HCM - Thời gian thực hiện: từ 03-2018 đến 12-2018 Mục tiêu  Nghiên cứu sở lý thuyết nghịch lưu H-NPC pha bậc;  Đề xuất kỹ thuật điều chế giúp giảm số lần chuyển mạch khóa cơng suất pha có dịng điện tải tức thời (Ipha) lớn đảm bảo đặc tính kỹ thuật nghịch lưu;  Dựa sở lý thuyết xây dựng mơ hình mơ nghịch lưu pha bậc HNPC phần mềm PSIM;  Xây dựng mơ hình thực nghiệm nghịch lưu pha bậc H-NPC;  Thực nghiệm giải thuật đề xuất mơ hình thực nghiệm đánh giá giải thuật dựa kết mô thực nghiệm Tính sáng tạo  Về lý thuyết: - Xây dựng giải thuật giảm tổn hao chuyển mạch sở giảm số lần đóng cắt khóa cơng suất nghịch lưu mà đảm bảo tính chất điện điện áp nghịch lưu theo tiêu chuẩn - Kỹ thuậtt điều khiển đại Luan van - Kiểm tra, đánh giá phần mềm tin cậy  Về thực tiễn: - Giải thuật ứng dụng mô hình thực nghiệm nghịch lưu pha bậc H-NPC Kết nghiên cứu − Xây dựng mô hình tốn, phương trình tốn, luật điều khiển cho nghịch lưu pha bậc H-NPC − Xây dựng file mô hệ thống cho nghịch lưu pha bậc H-NPC − Xây dựng mơ hình thực để so với kết mô − Các đánh giá giải thuật Sản phẩm − 01 file mô cho nghịch lưu pha bậc H-NPC − 01 thư mục gồm 21 file để điều khiển mơ hình thực − 01 báo − 01 đĩa CD báo cáo tồn chương trình liên quan nghịch lưu pha bậc H-NPC − Mơ hình nghịch lưu pha bậc H-NPC Hiệu quả, phương thức chuyển giao kết nghiên cứu khả áp dụng - Cơ sở lý thuyết cho giảng dạy nghiên cứu - Kỹ thuật giảm tổn hao cho nghịch lưu pha bậc H-NPC Trưởng Đơn vị Chủ nhiệm đề tài (ký, họ tên) (ký, họ tên) Luan van INFORMATION ON RESEARCH RESULTS General information - Project title: “Switching Loss Reduction in the Five-Level H-Bridge NPC Inverter ” - Code number: T2018-41TĐ - Author: Quach Thanh Hai PhD - Implementing institution: Ho Chi Minh City University of Technical Education - Duration: from 03-2018 to 12-2018 Objective(s) - Modeling for the five level-H bridge T type-NPC inverter - The new technique for reduction switching loss in the Five-Level H-Bridge NPC Inverter - Simulation and experiment the proposed technique in the five level-H bridge T type-NPC inverter Creativeness and innovativeness  Theory - Constructing math equations, mathematical models and modulation algorithms for for reduction switching loss in the Five-Level H-Bridge NPC Inverter - Modern control  Applied - Apply the reduction switching loss PWM in the Five-Level H-Bridge NPC Inverter Research results − Constructing math equations, mathematical models and modulation algorithms for reduction switching loss in the Five-Level H-Bridge NPC Inverter − Modern control − A prototype is constructed to compare with simulation results Luan van LIỆU THAM KHẢO [1] H Abu-Rub, J Holtz, J Rodriguez, and G Baoming, “Medium-voltage multilevel converters—state of the art, challenges, and requirements in industrial applications,” IEEE Trans Ind Electron., vol 57, no 8, pp 2581– 2596, Aug 2010 [2] S Kouro, M Malinowski, K Gopakumar, J Pou, L G Franquelo, B Wu, J Rodriguez, M A Pérez, and J I Leon, “Recent advances and industrial applications of multilevel converters,” IEEE Trans Ind Electron., vol 57, no 8, pp 2553– 2580, Aug 2010 [3] H Abu-Rub, J Holtz, J Rodriguez, and G Baoming, “Medium-voltage multilevel converters—State of the art, challenges, and requirements in industrial applications,” IEEE Trans Ind Electron., vol 57, no 8, pp 2581– 2596, Aug 2010 [4] S Kouro et al., “Recent advances and industrial applications of multilevel converters,” IEEE Trans Ind Electron., vol 57, no 8, pp 2553–2580, Aug 2010 [5] F Casanellas “Losses in PWM inverters using IGBTs”, IEE Proceedings in Electrical Power Applications, Vol 141, No 5, pp 235–239, (1994) [6] Uwe Drofenik, Johann W.Kolar “ A general Scheme for Calculating Switching- and Conduction Losses of Power Semiconductors in Numerical Circuit Simulations of Power Electronic System”, Proc of the 5th Int Power Electron Conference, Niigata, Japan (2005-4) [7] M.G.H Aghdam, S.S Fathi and A Ghasemi, “The Analysis of Conduction and Switching Losses in Three-Phase OHSW Multilevel Inverter Using Switching Functions”, IEE PEDS 2005, Vol 1, pp 209-218, 2005 [8] J Ramu, S Parkash, K Srinivasu, R Ram, M Prasad and Md Hussain, “Comparison between Symmetrical and Asymmetrical Single Phase Seven Level Cascaded H-Bridge Multilevel Inverter with PWM Topology”, IJMSE, Vol.3, No.4, pp.16-20 April 2012 [9] C Govindaraju1 and K Baskaran, “Performance Improvement of Multiphase Multilevel Inverter Using Hybrid Carrier Based Space Vector Modulation”, International Journal on Electrical Engineering and Informatics - Volume 2, Number 2, 2010,pp 137-149 [10] Emanuel Serban; Cosmin Pondiche Martin Ordonez “Power-loss analysis in 3-level TNPC inverters: Modulation effects” 2017 IEEE Energy Conversion Congress and Exposition (ECCE) 44 Luan van [11] B Wu, Z Cheng, “A Novel Switching Sequence Design for Five-Level HNPC-Bridge Inverters With Improved Output Voltage Spectrum and Minimized Device Switching Frequency”, IEEE Transactions on Power Electron 2007, pp 2138–2145 [12] C Govindaraju K Baskaran, “Efficient Sequential Switching HybridModulation Techniques for Cascaded Multilevel Inverters’’, IEEE Transactions on Power Electronics, 2011 [13] Maiyarasu.D Gopinath.S, “A New Topology of Hybrid Multilevel Inverter”, IJESRT, June 2013, ISSN: 2277-9655 [14] P Thongprasri, “A five level three phase hybrid multilevel inverter”, IJCEE 2011 [15] Bùi Thanh Hiếu, “ Nghiên cứu nguồn pha cầu H gồm mạch NPC ba bậc’’, LVThS, Đại học Sư phạm Kỹ thuật TPHCM, 2013 [16] Quách Thanh Hải, Lê Huỳnh Lý, Đỗ Đức Trí “Giải thuật điều chế sóng mang với đa sóng điều khiển cho nghịch lưu lai bậc” ISSN 1859 – 1272, số 41, trang 15, 2017 [17] Nguyen Van Nho, Nguyen Khanh Tu Tam, Quach Hai Thanh and Hong-Hee Lee “A Reduced Switching Loss PWM Strategy to Eliminate Common Mode Voltage In Multilevel Inverters”, Conference: Energy Conversion Congress and Exposition (ECCE), 2014 IEEE, At Pittsburgh, PA 45 Luan van PHỤ LỤC (chương trình điều khiển nghịch lưu 5L-HBT2I) /*******************************************************************/ // This code is created by SimCoder Version 9.1 for TI F28335 Hardware Target // // SimCoder is copyright by Powersim Inc., 2009-2011 // // Date: April 11, 2019 15:11:35 ********************************************************************/ #include #include "PS_bios.h" typedef float DefaultType; #define GetCurTime() PS_GetSysTimer() void Task(); DefaultType fGblSCOPE4_A = 0.0; typedef struct { unsigned long tmLow; unsigned long tmHigh; } _CBigTime; _CBigTime GetBigTime(void) { static _CBigTime tm = {0,0}; unsigned long curTime = GetCurTime(); if (curTime < tm.tmLow) tm.tmHigh++; tm.tmLow = curTime; return tm; } void Task() { DefaultType fVSAW2, fCARRIER, fVSAW1, fDEC_P_LOSS_1, fDEC_P_LOSS_2, fDEC_P_LOSS_3; 46 Luan van fDEC_P_LOSS, DefaultType fDEC_P_LOSS_4, fDEC_P_LOSS_5, fdecoder1, fdecoder1_1, fdecoder1_2, fdecoder1_3; DefaultType fdecoder1_4, fdecoder2, fdecoder2_1, fdecoder2_2, fdecoder2_3, fdecoder2_4; DefaultType fdecoder3, fdecoder3_1, fdecoder3_2, fdecoder3_3, fdecoder3_4; { static unsigned long period = (unsigned long)(150000000L / 20000); static float fPeriod = ((float)20000) / 150000000L; static _CBigTime tmCarrierStart = {0, 0}; _CBigTime tm = GetBigTime(); unsigned long tmp1, tmp2; tmp1 = tm.tmLow - tmCarrierStart.tmLow; tmp2 = tm.tmHigh - tmCarrierStart.tmHigh; if (tm.tmLow > tmCarrierStart.tmLow) tmp2++; if (tmp2 || (!tmp2 && (tmp1 >= period))) { tmp1 = tmCarrierStart.tmLow + period; if ((tmp1 < tmCarrierStart.tmLow) || (tmp1 < period)) tmCarrierStart.tmHigh++; tmCarrierStart.tmLow = tmp1; } tmp1 = tm.tmLow - tmCarrierStart.tmLow; fVSAW2 = * tmp1 * fPeriod; } #ifdef _DEBUG fGblSCOPE4_A = fVSAW2; #endif { static unsigned long period = (unsigned long)(150000000L / 50); static float fPeriod = ((float)50) / 150000000L; 47 Luan van static _CBigTime tmCarrierStart = {0, 0}; _CBigTime tm = GetBigTime(); unsigned long tmp1, tmp2; tmp1 = tm.tmLow - tmCarrierStart.tmLow; tmp2 = tm.tmHigh - tmCarrierStart.tmHigh; if (tm.tmLow > tmCarrierStart.tmLow) tmp2++; if (tmp2 || (!tmp2 && (tmp1 >= period))) { tmp1 = tmCarrierStart.tmLow + period; if ((tmp1 < tmCarrierStart.tmLow) || (tmp1 < period)) tmCarrierStart.tmHigh++; tmCarrierStart.tmLow = tmp1; } tmp1 = tm.tmLow - tmCarrierStart.tmLow; fVSAW1 = 360 * tmp1 * fPeriod; } { double va, vb, vc, ia, ib, ic, voa, vob, voc, eN, eP; double la, lb, lc, ha, hb, hc,m, emin, emax; double ea, eb, ec,max, vmax, vmin, voset, amD, bmD, cmD, D; double amax, bmax, cmax, amid, bmid, cmid, eamax, ebmax, ecmax; double eamin, ebmin, ecmin, amin, bmin, cmin, eamid, ebmid, ecmid; m=1*4/sqrt(3); va=m*sin(fVSAW1*3.1416/180); vb=m*sin((fVSAW1-120)*3.1416/180); 48 Luan van vc=m*sin((fVSAW1-240)*3.1416/180); ia=abs(ia); ib=abs(ib); ic=abs(ic); vmax=va*(va>vb)*(va>vc)+vb*(vb>va)*(vb>vc)+vc*(vc>vb)*(vc>va); vmin=va*(va=ic)+0*(ia>=ib)+0*(ic>ib); cmax=1*(ic>ib)*(ic>ia)+0*(ib>=ic)+0*(ia>=ic); amin=1*(ia