kien truc may tinh nguyen hoang son internalmemory(8) cuuduongthancong com

.c om I8 Nguyễn Hồng Sơn Khoa CNTT, PTITHCM cu u du o ng th an co ng TRONG 1/44 CuuDuongThanCong.com https://fb.com/tailieudientucntt Đặc trưng hệ thống nhớ     ng co u  du o ng  an  Vị trí: hay ngoài, CPU Dung lượng: kích thước từ nhớ, số lượng từ nhớ Đơn vị truyền tải: từ hay khối Phương pháp truy xuất: truy xuất tuần tự, truy xuất trực tiếp, truy xuất ngẫu nhiên, truy xuất liên kết (cache) Hiệu suất: thời gian truy xuất, tốc độ truyền, chu kỳ Dạng vật lý: bán dẫn hay băng từ Đặc tính vật lý: thay đổi/không thay đổi, xóa được/không thể xóa Tổ chức nhớ: xếp vật lý bit để hình thành từ th  cu  c om Tổng quan hệ thống nhớ máy tính CuuDuongThanCong.com https://fb.com/tailieudientucntt th an co Thanh ghi cache du o ng Main memory u Disk cache cu c om ng Phaân cấp nhớ -Giảm giá thành -Dung lượng tăng -Thời gian truy xuất tăng -Tần suất truy xuất CPU giảm Đóa từ Băng từ Đóa quang CuuDuongThanCong.com https://fb.com/tailieudientucntt     co PROM (Programmable ROM) EPROM(Erasable PROM) EEPROM (Electrically EPROM) Flash Memory: lập trình lại nhanh, mật độ cao, xóa điện cần vài giaây du o  ng th ROM (Read Only Memory) u  RAM động: làm từ tụ điện, cần làm tươi, mật độ cao RAM tónh: làm flip-flop, nhanh an  ng RAM (Random Access Memory) cu  c om Bộ nhớ chính_các loại nhớ bán dẫn CuuDuongThanCong.com https://fb.com/tailieudientucntt co ng Cell nhớ phần tử có thuộc tính:  an th ng du o  Hai trạng thái: Có thể cài đặt trạng thái, hoạt động ghi Có thể đọc trạng thái, hoạt động đọc u  cu  c om Bộ nhớ chính_tổ chức nhớ CuuDuongThanCong.com https://fb.com/tailieudientucntt .c om Điều khiển Data vào du o u Ghi ng Cell cu Chọn th an co ng Điều khiển Chọn Cell Data Đọc CuuDuongThanCong.com https://fb.com/tailieudientucntt ng u cu  du o ng th an  Moãi chip gồm dãy cell nhớ Dãy tổ chức thành W từ B bit (vd: 16_Mbit chip tổ chức từ 1M từ 16 bit) 1bit chip: data đọc ghi lần bit co  c om Bộ nhớ chính_chip logic CuuDuongThanCong.com https://fb.com/tailieudientucntt RAS CAS WE OE ng c om Định thời điều khiển A10 Đệm địa cột du o Dãy nhớ 2048x2048 u A1 Đệm địa hàng cu A0 Giải mã hàng ng MUX th an co Bộ đếm làm tươi Bộ khuếch đại cổng I/O Đệm nhập D1 D2 D3 Đệm xuất D4 Giải mã cột CuuDuongThanCong.com https://fb.com/tailieudientucntt .c om ng co an th ng du o u cu CuuDuongThanCong.com https://fb.com/tailieudientucntt ng RAS (row address select), CAS (column address select) Hàng kết nối đến ngõ Chọn (select) cell Cột kết nối đến ngõ vào/ra data Số đường địa cần = log2W th u  cu  du o ng  an co  c om Bộ nhớ chính_chip logic 10 CuuDuongThanCong.com https://fb.com/tailieudientucntt Thay đổi từ cache  từ nhớ không hợp lệ Thay đổi từ nhớ từ cache không hợp lệ ng  th an  ng Hai vấn đề co  c om Chính sách ghi du o Kỹ thuật ghi  Write througth Write back : duøng UPDATE bit u  cu  36 CuuDuongThanCong.com https://fb.com/tailieudientucntt Tổ chức bus với nhiều thiết bị (bộ xử lý) có cache riêng dùng chung main memory vấn đề Cache coherency system an Bus watching with Write Througth: điều khiển cache giám sát đường địa để phát hoạt động nhớ với bus master khác, có ghi vào vị trí nhớ mà line cache có chứa điều khiển đặt line vào trạng thái bất hợp lệ Hardware Transparency: bổ sung phần cứng để đảm bảo cập nhật nhớ thông báo với tất cache No-cachable memory: phần nhớ chia sẻ cho nhiều xử lý (thiết bị) Không copy phần nhớ chia sẻ vào cache 37   u du o ng th  cu  co ng  c om Chính sách ghi… CuuDuongThanCong.com https://fb.com/tailieudientucntt ng Khi khối bắt đầu gia tăng kích thước từ nhỏ đến lớn Thoạt đầu hit ratio tăng, kích thước khối lớn đến mức hit ratio lại giảm Khối lớn số line giảm Khi khối lớn mỗi từ thêm vào trở nên xa với từ tham chiếu tham chiếu tương lai gần Quan hệ kích thước khối hit ratio phức tạp, khó tìm xác quan hệ hit ratio tối öu  ng cu u  du o  th an co  c om Kích thước khối 38 CuuDuongThanCong.com https://fb.com/tailieudientucntt On-chip cache (internal cache): Cache nằm chip với CPU Off-chip cache (external cache) : Cache đọc qua external bus ng u Cache hai mức: dùng hai loại   cu  du o  th an  ng Cache đơn co  c om Số lượng cache internal cache_L1 external cache _L2 (thường duøng SRAM) 39 CuuDuongThanCong.com https://fb.com/tailieudientucntt .c om ng co an th ng du o u cu 40 CuuDuongThanCong.com https://fb.com/tailieudientucntt  co an th Tách biệt    Những thiết kế gần chia cache thành hai phần: chứa data chứa insruction Hỗ trợ xử lý song song, pipelining thị Ngăn chặn tranh chấp xử lý thị đơn vị thực thi u  ng  Khi xuất on-chip cache, nhiều thiết kế dùng cache để chứa data instruction Có hit ratio cao, có điều kiện làm việc theo Databound hay Instruction-bound Đơn giản cho thiết kế thực du o  ng Hợp cu  c om Số lượng cache… CuuDuongThanCong.com https://fb.com/tailieudientucntt 41 ng Cache bên điều khiển hai bit ghi điều khiển, gọi CD (cache disable) NW (not write-througth) Có hai thị  ng du o INVD: hủy bỏ nội dung cache báo cho cache WBINVD: có chức tương tự báo cho cache thực ghi vào nhớ khối hiệu chỉnh u  cu  th an co  c om Điều khiển cache 42 CuuDuongThanCong.com https://fb.com/tailieudientucntt cu u du o ng th an co ng c om Sơ đồ cache Pentium IV 43 CuuDuongThanCong.com https://fb.com/tailieudientucntt cu u du o ng th an co ng c om Sơ đồ cache PowerPC G5 44 CuuDuongThanCong.com https://fb.com/tailieudientucntt ng Hiệu suất cache đánh giá qua: an co  c om Tính tốn với cache u Giả sử CPU clock cycles bao gồm thời gian xử lý cache hit CPU bị treo cache miss cu  du o ng th CPU execution time =(CPU clock cycles + Memory stall cycles)× Clock cycle time 45 CuuDuongThanCong.com https://fb.com/tailieudientucntt .c om Tính tốn với cache (tt) Số chu kỳ treo đợi nhớ là:  Average memory access time = Hit time+Miss rate.Miss penalty cu u du o ng th an co ng  46 CuuDuongThanCong.com https://fb.com/tailieudientucntt .c om Ví dụ cu u du o ng th an co ng Một máy tính cần clock cho thị tìm thấy cache Số thị cần truy xuất data chiếm 50% Chi phí khơng tìm thấy cache 25 chu kỳ clock hệ số hit 98% Nếu tất thị tìm thấy cache máy tính chạy nhanh gấp lần so với trường hợp này? 47 CuuDuongThanCong.com https://fb.com/tailieudientucntt .c om Giải cu u du o ng th an co ng -Tính thời gian thực thi ln tìm thấy cache: TCPU-EX = (Số chu kỳ CPU+ Số chu kỳ treo đợi).Tck = (IC.CPI + 0).Tck= IC.1.Tck -Tính thời gian thực thi có miss rate: Thời gian treo = IC.(1+0,5).(1-0,98).25=0,75IC Thời gian thực thi = (IC.1+0,75IC).Tck Số lần nhanh = (IC.1+0,75IC).Tck/IC.1.Tck= 1,75 48 CuuDuongThanCong.com https://fb.com/tailieudientucntt .c om Tính số hit hoạt động ghi cu u du o ng th an co ng Có hai tùy chọn với hoạt động ghi: -Write allocate: Cấp block cache cho hoạt động ghi -No-write allocate: Không cấp block, block cập nhật nhớ 49 CuuDuongThanCong.com https://fb.com/tailieudientucntt .c om Ví dụ cu u du o ng th an co ng Giả sử ánh xạ cache liên kết với write-back Xem xét đoạn chương trình sau: write M[100] write M[100] read M[200] write M[200] write M[100] Hãy tính số hit miss: a, với write allocate b, với no-write allocate 50 CuuDuongThanCong.com https://fb.com/tailieudientucntt ... chức nhớ CuuDuongThanCong. com https://fb .com/ tailieudientucntt .c om Điều khiển Data vào du o u Ghi ng Cell cu Chọn th an co ng Điều khiển Chọn Cell Data Đọc CuuDuongThanCong. com https://fb .com/ tailieudientucntt... nhập D1 D2 D3 Đệm xuất D4 Giải mã cột CuuDuongThanCong. com https://fb .com/ tailieudientucntt .c om ng co an th ng du o u cu CuuDuongThanCong. com https://fb .com/ tailieudientucntt ng RAS (row address... Kbyte 256K 1bit Decode 1/512 Bit #8 12 CuuDuongThanCong. com https://fb .com/ tailieudientucntt .c om ng co an th ng du o u cu 13 CuuDuongThanCong. com https://fb .com/ tailieudientucntt Thiết kế nhớ DRAM