(Luận văn thạc sĩ) Xây dựng hệ thống Neuromorphic dùng Memristor trong nhận dạng ảnh

(Luận văn thạc sĩ) Xây dựng hệ thống Neuromorphic dùng Memristor trong nhận dạng ảnh(Luận văn thạc sĩ) Xây dựng hệ thống Neuromorphic dùng Memristor trong nhận dạng ảnh(Luận văn thạc sĩ) Xây dựng hệ thống Neuromorphic dùng Memristor trong nhận dạng ảnh(Luận văn thạc sĩ) Xây dựng hệ thống Neuromorphic dùng Memristor trong nhận dạng ảnh(Luận văn thạc sĩ) Xây dựng hệ thống Neuromorphic dùng Memristor trong nhận dạng ảnh(Luận văn thạc sĩ) Xây dựng hệ thống Neuromorphic dùng Memristor trong nhận dạng ảnh(Luận văn thạc sĩ) Xây dựng hệ thống Neuromorphic dùng Memristor trong nhận dạng ảnh(Luận văn thạc sĩ) Xây dựng hệ thống Neuromorphic dùng Memristor trong nhận dạng ảnh(Luận văn thạc sĩ) Xây dựng hệ thống Neuromorphic dùng Memristor trong nhận dạng ảnh(Luận văn thạc sĩ) Xây dựng hệ thống Neuromorphic dùng Memristor trong nhận dạng ảnh(Luận văn thạc sĩ) Xây dựng hệ thống Neuromorphic dùng Memristor trong nhận dạng ảnh(Luận văn thạc sĩ) Xây dựng hệ thống Neuromorphic dùng Memristor trong nhận dạng ảnh(Luận văn thạc sĩ) Xây dựng hệ thống Neuromorphic dùng Memristor trong nhận dạng ảnh(Luận văn thạc sĩ) Xây dựng hệ thống Neuromorphic dùng Memristor trong nhận dạng ảnh(Luận văn thạc sĩ) Xây dựng hệ thống Neuromorphic dùng Memristor trong nhận dạng ảnh(Luận văn thạc sĩ) Xây dựng hệ thống Neuromorphic dùng Memristor trong nhận dạng ảnh

LỜI CAM ĐOAN Tơi cam đoan cơng trình nghiên cứu Các số liệu, kết chuyên đề trung thực chƣa đƣợc cơng bố cơng trình khác Tp Hồ Chí Minh , ngày 17 tháng 10 năm 2017 Học Viên iii LỜI CẢM ƠN Tôi xin chân thành cảm ơn, quý thầy cô trƣờng Đại Học Sƣ Phạm kỹ Thuật TP.HCM nói chung q thầy mơn Điện Tử Viễn Thơng nói riêng, trang bị kiến thức giúp tơi giải khó khăn q trình làm luận văn Đặt biệt tơi xin chân thành cảm ơn Thầy hƣớng dẫn, T.S Võ Minh Huân tận tình giúp đỡ trình lựa chọn đề tài hỗ trợ nghiên cứu q trình thực Tơi xin chân thành cảm ơn Tp Hồ Chí Minh, ngày … tháng … năm Học viên iv TÓM TẮT Xây dựng hệ thống neuromorphic nhận dạng ảnh ứng dụng cụ thể để minh chứng cho hữu dụng tính phổ biến memristor tƣơng lai ƣu điểm vƣợt trội nhƣ khả lƣu trữ, mật độ tích hợp cao, công suất thấp, Trong luận văn thực nhận dạng tập ảnh trắng đen gồm có 10 ảnh, ảnh mảng 5x6 pixel, pixel tín hiệu vào hệ thống, hệ thống gồm có 300 memristor đƣợc chia thành 10 mảng memristor, tƣơng ứng mảng có 30 tín hiệu vào tín hiệu ra, nhƣ hệ thống có 10 tín hiệu từ 10 mảng memristor sau tiếp tục vào khối tích hợp Khối tích hợp có thành phần nơron điều khiển chuyển mạch Bộ điều khiển chuyển mạch, nhiệm vụ điều khiển chuyển mạch SW1, SW2 SW3 khối tích hợp kết hợp với nơron để thực chế độ huấn luyện ảnh Chế độ thứ chế độ phân loại, nhiệm vụ chế độ điều khiển đóng mở chuyển mạch SW1 để phân loại tín hiệu vào thành nhóm nhóm khơng ƣu tiên (loại 1) nhóm ƣu tiên (loai 2) Chế độ thứ hai chế độ huấn luyện, nơron làm nhiệm vụ nhận dạng ảnh Chế độ thứ ba chế độ kiểm tra, kiểm tra thời gian huấn luyện ảnh có nơron đốt cháy đầu tiên, nơron lại bị đóng băng dừng lại khơng hoạt q trình kiểm tra Tơi gọi tồn q trình huấn luyện nhận dạng ảnh nhƣ phƣơng pháp thứ nhất, với phƣơng pháp thứ tơi trình bày tồn q trình huấn luyện nhƣ kết huấn luyện tập ảnh gồm 10 ảnh, với khả đáp ứng nhiễu ảnh, nhƣng điều khiển phức tạp hệ thống chƣa nhận dạng tốt với nhiễu trừ đƣa vào hệ thống, tơi cải tiến với phƣơng pháp thứ hai nhận dạng ảnh cách tạo thêm khối memristor thứ hai với tín hiệu vào tín hiệu đảo khối memristor thứ nhất, hai tích hợp hoạt động song song hỗ trợ lẫn triệt nhiễu cộng triệt nhiễu trừ cách hiệu quả, đồng thời cải tiến điều khiển giảm kích thƣớc mạch, tơi trình bày kết đánh giá khả triệt nhiễu sau cải tiến phần cuối luận văn v ABSTRACT Design a neuromorphic system in image identification is a specific application to demonstrate the usefulness and popularity of the memristor in the future by the outstanding features such as storage capacity, high integration density, low power energy, In this thesis, I made with gray image identification includes 10 image, each image is a 5x6 pixel array, each pixel is a signal to the system, the system consist of 300 memristor divided into 10 memristor array, each array will respectively have 30 input signals and one output signal, so the system will have 10 signals go out from 10 memristor arrays then continues into the integrated block, The integration block have two component are neuron and switching controller Switching controller, the main task is to control switch is SW1, SW2 and SW3 on each integrated block and combined with neurons to make training mode The first mode is the mode classification, the main task is switch control to close or open SW1 to classify input into two group is not a priority group (type 1) and priority groups (type 2) The second mode is the mode of training, the neurons will for image identification The third mode is a test mode, the task is to check the training period image, only for neuron has fired go out and neurons has freezed inactive during the test I define all training and identification process as above mentioned is the first method, I present the entire training process and the results of the training set of 10 image, along with the ability to response the noise on each image But the controller is quite complex and the system is not well identified with noise minus, So I improved with the second method of image recognition by adding a second memristor block has the input signal is the inverted signal of the first memristor block Two integrate active parallel support each other to remove noise plus and noise minus effectively, simultaneously improving the circuit size reduction controller vi MỤC LỤC CHƢƠNG TỔNG QUAN 1.1 Tổng quan chung .1 1.2 Kết nghiên cứu liên quan 1.3 Mục đích đề tài 1.4 Ứng dụng đề tài 1.5 Nhiệm vụ giới hạn đề tài .4 1.5.1 Nhiệm vụ đề tài .4 1.5.2 Giới hạn đề tài .5 1.6 Phƣơng pháp nghiên cứu 1.7 Tóm tắt đề tài .5 CHƢƠNG CƠ SỞ LÝ THUYẾT 2.1 Tổng quan Memristor 2.2 Tính chất memristor 2.3 Trở kháng memristor 2.4 Nguyên lý hoạt động memristor 2.4.1 Cấu tạo memristor crossbar 2.4.2 Nguyên lý hoạt động 10 2.4.3 Mơ hình tốn học .11 2.4.4 Mơ hình dịch tuyến tính 12 2.5 Thuật ngữ neuromorphic 13 2.6 Kết luận chƣơng 13 CHƢƠNG XÂY DỰNG HỆ THỐNG NEUROMOPHIC DÙNG MEMRISTOR TRONG NHẬN DẠNG ẢNH 13 3.1 Trình bày ý tƣởng 14 3.1.1 Mô tả hệ thống 14 3.1.2 Mạng nơron nhân tạo (ANN) 14 3.2 Đề xuất hệ thống 15 3.2.1 Sơ đồ khối hệ thống 15 3.2.2 Phân tích hệ thống .16 vii 3.3 Nguyên lý hoạt động hệ thống 17 3.4 Kết luận chƣơng 22 CHƢƠNG KẾT QUẢ MÔ PHỎNG 23 4.1 Mơ q trình huấn luyện .23 4.1.1 Nhìn tổng thể hệ thống 23 4.1.2 Huấn luyện với ảnh vào ảnh số 24 4.2 Kết mô với 10 ảnh 27 4.3 Kết mơ với 10 ảnh có nhiễu 29 4.4 Kết luận chƣơng 30 CHƢƠNG CẢI TIẾN LOẠI BỎ NHIỄU CỘNG VÀ NHIỄU TRỪ TRONG HỆ THỐNG .31 5.1 Phƣơng pháp cải tiến .33 5.1.1 Khối điều khiển chuyển mạch 31 5.1.2 Khối mạch tích hợp 41 5.2 Phân tích hệ thống 44 5.2.1 Trƣờng hợp nhiễu cộng 48 5.2.2 Trƣờng hợp nhiễu trừ 52 5.3 Kết mô .56 5.3.1 Trƣờng hợp không nhiễu 56 5.3.2 Trƣờng hợp có nhiễu cộng 59 5.3.3 Trƣờng hợp có nhiễu trừ 60 5.4 So sánh đánh giá hai phƣơng pháp .62 5.4.1 Phƣơng pháp cải tiến tiết kiệm thời gian kiểm tra ảnh 62 5.4.2 Đánh giá khả triệt nhiễu 63 5.5 Kết luận chƣơng .65 CHƢƠNG KẾT LUẬN VÀ ĐÁNH GIÁ 66 6.1 Kết luận 66 6.2 Ƣu điểm 66 6.3 Khuyết điểm 67 6.4 Đề xuất cải tiến 67 viii DANH MỤC CÁC TỪ VIẾT TẮT KÝ HIỆU VIẾT TẮT CMOS Complementary Metal-Oxide-Semiconductor HP Hewlett-Packard V Voltage A Amplitude R Resistor ANN Artificial Neural Network CIS CMOS Image Sensor ADC Analog to Digital Converter SPU Signal Processing Unit SW Switch Vmem Voltage memristor HRS High Resistance state LRS Low Resistance state N/A Not available BSB Brain State – in – a – Box RRAM Resistive random-access memory ix DANH MỤC CÁC HÌNH HÌNH TRANG Hn : nhân tố mạch [7] Hn : Dòng qua memristor kích thƣớc ống [8] Hn : Đặc tuyến dòng áp điện trở memristor [8] Hn 4: Đặc tuyến I-V tần số nguồn [8] Hn : : Ký hiệu Memristor Hn 6: Cấu trúc Crossbar memristor [8] 10 Hn : Sự khuếch tán phân tử oxy 11 Hn 8: Cấu trúc memristor HP 11 Hn : Ý tƣởng hệ thống nhận dạng ảnh 14 Hn Sơ đồ khối hệ thống 15 Hn : Sơ đồ khối hệ thống neuromorphic 15 Hn 4: Sơ đồ khối cảm biến ảnh CMOS xử lý lại ảnh 16 Hn Kết nối mảng Memristor 17 Hn 6: Nguyên lý hoạt động hệ thống 18 Hn : Chế độ phân loại 19 Hn 8: Chế độ huấn luyện ảnh trạng thái đốt 20 H n 3.9: Chế độ huấn luyện ảnh trạng thái đóng băng 20 Hn : Chế độ kiểm tra 21 Hn : Bộ điều khiển chuyển mạch 22 H n : Nhìn tổng thể hệ thống nhận dạng ảnh sử dụng memristor 23 x H n : Tập ảnh huấn luyện 24 H n : Kết 10 tín hiệu Vmem tƣơng ứng 10 mảng memristor 24 H n 4.4: Kết chế độ phân loại 25 H n : Kết điện áp vào sau trình huấn luyện 25 H n 4.6: Kết điện áp sau trình huấn luyện 26 H n : Kết điện áp trạng thái đốt đóng băng 26 H n 4.8: Ngõ khối kiểm tra 27 H n : Điện áp tích hợp huấn luyện 10 ảnh 28 H n : Ảnh sau thêm nhiễu 29 H n : Khả thêm nhiễu 10 ảnh 30 Hn : Phƣơng pháp cải tiến triệt nhiễu 31 Hn : Tập ảnh huấn luyện 34 Hn : Tập ảnh sau đảo mức logic 34 Hn 4: Khối mảng memristor huấn luyện triệt nhiễu cộng 35 Hn : Khối mảng memristor huấn luyện triệt nhiễu trừ 35 Hn 6: Tổng thể khối điều khiển chuyển mạch 36 Hn : Mạch nhận biết chế độ kiểm tra 37 Hn 8: Mạch chốt kết ngõ 38 Hn : Khối tích hợp triệt nhiễu cộng 41 Hn : Khối tích hợp triệt nhiễu trừ 42 Hn : Ảnh trở kháng memristor khối thứ 44 Hn Ảnh trở kháng memristor khối thứ hai 44 Hn : Đƣa ảnh số vào khối triệt nhiễu cộng hệ thống để kiểm tra 45 Hn 4: Đƣa ảnh số vào khối triệt nhiễu trừ hệ thống để kiểm tra 46 xi Hn : Đƣa ảnh số vào khối triệt nhiễu cộng hệ thống để kiểm tra 46 H nh 5.16: Đƣa ảnh số vào khối triệt nhiễu trừ hệ thống để kiểm tra 47 Hn : Đƣa ảnh số vào khối triệt nhiễu cộng hệ thống để kiểm tra 47 Hn 8: Đƣa ảnh số vào khối triệt nhiễu trừ hệ thống để kiểm tra 48 Hn : Cộng thêm pixel nhiễu vào ảnh số 49 Hn : Đƣa ảnh số có pixel nhiễu cộng vào khối triệt nhiễu cộng 49 Hn : Đƣa ảnh số có pixel nhiễu cộng vào khối triệt nhiễu trừ 50 Hn : Đƣa ảnh số có pixel nhiễu cộng vào khối triệt nhiễu cộng 51 Hn : Đƣa ảnh số có pixel nhiễu cộng vào khối triệt nhiễu trừ 52 Hn 4: Thêm nhiễu trừ pixel vào mơ hình ảnh số 52 Hn Hn 6: Đƣa ảnh số có pixel nhiễu trừ vào khối triệt nhiễu trừ 53 Hn Hn 8: Đƣa ảnh số có pixel nhiễu trừ vào khối triệt nhiễu cộng 53 Hn : Đƣa ảnh số có pixel nhiễu trừ vào khối triệt nhiễu trừ 54 Hn : Mất pixel với ảnh số 54 Hn : Đƣa ảnh số có pixel nhiễu trừ vào khối triệt nhiễu cộng 55 Hn : Đƣa ảnh số có pixel nhiễu trừ vào khối triệt nhiễu 55 Hn : Khối tích hợp triệt nhiễu cộng 56 Hn 4: 10 tín hiệu Vmem vào khối tích hợp triệt nhiễu cộng 57 Hn Hn 6: 10 tín hiệu sig_com vào khối tích hợp triệt nhiễu trừ 58 Hn Hn 8: 10 tín hiệu sig_com vào khối tích hợp triệt nhiễu trừ 60 : Đƣa ảnh số có pixel nhiễu trừ vào khối triệt nhiễu cộng 52 : Mất pixel với ảnh số 53 : Khối tích hợp triệt nhiễu trừ 58 : 10 tín hiệu Vmem vào khối tích hợp triệt nhiễu cộng 59 xii Hn 4: 10 tín hiệu Vmem vào khối tích hợp triệt nhiễu cộng Trong hình 5.34 Vmem_1 đạt ngƣỡng 3,3 V t = ngõ V_đốt_1 đạt ngƣỡng nhanh t = quan sát hình 5.33, tín hiệu V_đốt_1 đƣợc gửi định ngõ ra, tƣơng tự nhƣ hình 5.36 tín hiệu sig_com_1 đạt ngƣỡng 3,3 V t = 0, đƣa 10 tín hiệu sig_com vào khối tích hợp triệt nhiễu trừ ( hình 5.35 ) tín hiệu V_đóng_băng_1 đạt ngƣỡng nhanh tín hiệu V_đóng_băng_1 đƣợc gửi khối mạch định ngõ để đƣa kết ảnh kiểm tra kết thúc trình kiểm tra 57 Hn Hn : Khối tích hợp triệt nhiễu trừ 6: 10 tín hiệu sig_com vào khối tích hợp triệt nhiễu trừ 58 Trƣờng hợp có n iễu cộng Ảnh đƣa vào hệ thống để minh chứng ảnh số 7, vị trí nhiễu cộng pixel thứ 20 nhƣ mơ hình phân tích mục 5.2.1 Hn : 10 tín hiệu Vmem vào khối tích hợp triệt nhiễu cộng Ảnh số tập ảnh số 8, tín hiệu nhiễu cộng nằm trùng với vị trí pixel có giá trị trở kháng thấp ảnh số 8, nhƣ pixel có trở kháng memristor thấp nằm viền màu đỏ ( hình 5.22 ) cịn có thêm pixel nhiễu đƣợc cộng lên vị trí pixel thứ 20 tồn 10 mơ hình, mơ hình số pixel vị trí thứ 20 nằm ngồi diện tích viền đỏ nên pixel vị trí 20 có trở kháng cao ta đặt điện áp 3,3 V lên pixel phải khoảng thời gian khoảng 50 ms chuyển trở kháng memristor từ trở kháng cao trở kháng thấp, pixel thứ 20 lại vị trí có trở kháng thấp mơ hình ảnh số 8, đồng thời ảnh số chứa đầy đủ pixel có trở kháng memristor thấp ảnh số 7, nên trƣờng hợp ảnh số tiến ngƣỡng ngõ nhanh gửi V_đốt_8 mạch định ảnh kiểm tra, xem hình 5.37 tín hiệu Vmem_8 đạt ngƣỡng 3,3 V t = 0, sau tín hiệu ảnh V_mem_7 đạt 3,1 V phải sau 50 ms V_mem_7 đạt tới 3,3 V, V_mem_8 đạt ngƣỡng 3,3 V t = nên mạch mạch tích hợp triệt nhiễu cộng lúc gửi tín hiệu V_đốt_8 định ngõ 59 Hn 8: 10 tín hiệu sig_com vào khối tích hợp triệt nhiễu trừ Một tín hiệu quan trọng khác cần quan tâm tín hiệu V_đóng_băng đƣợc gửi từ khối tích hợp triệt nhiễu trừ, quan sát hình 5.38 tín hiệu sig_com_7 đạt ngƣỡng 3,3 V t = 0, kết ngõ khối tích hợp triệt nhiễu trừ tín hiệu V_đóng_băng_7 đạt ngƣỡng V nhanh tất 10 ngõ ra, tín hiệu V_đóng _băng_7 đƣợc gửi mạch định ngõ để đƣa kết ảnh kiểm tra, kết luận khối triệt nhiễu trừ loại bỏ trƣờng hợp ảnh đƣa vào huấn luyện tập ảnh khác hiệu nhƣ phân tích mục 5.2.1 Trƣờng hợp có n iễu trừ Nhƣ phân tích trên, lấy ảnh số với nhiễu trừ pixel vị trí bất kỳ, trƣờng hợp chọn ngẫu nhiên vị trí thứ 10 để mơ phỏng, xem hình 5.39 bị pixel vị trí thứ 10 nhƣng tín hiệu V_mem_1 đạt ngƣỡng nhanh tách biệt với tín hiệu cịn lại mức điện áp, nói ảnh số khó bị sai mơ hình này, nhƣ ngõ khối tích hợp triệt nhiễu cộng V_đốt_1, khối tích hợp triệt nhiễu trừ khơng bị ảnh hƣởng đến lƣợng pixel có trở kháng thấp vốn có mà đồng thời nhận thêm tín hiệu 3,3 V cho vị trí pixel bị nhiễu trừ nhƣ phân tích hình ảnh mục 5.2.2, nhƣ kết ngõ khối tích hợp triệt nhiễu trừ V_đóng_băng_1 xem hình 5.40, tín hiệu đƣợc gửi đến mạch định ngõ để định ảnh số 60 Hn : 10 tín hiệu Vmem vào khối tích hợp triệt nhiễu cộng Hn : 10 tín hiệu sig_com vào khối tích hợp triệt nhiễu trừ 61 .4 So sán đán giá p ƣơng p áp 5.4.1 Phƣơng p áp cải tiến tiết kiệm thời gian kiểm tra ảnh Tiếp tục quan sát bảng 5.2, phƣơng pháp thứ huấn luyện song song, kiểm tra song song cần thời gian để thực trình kiểm tra, phƣơng pháp thứ hai huấn luyện tuần tự, kiểm tra song song, lợi dụng đặc tính nhớ trở kháng memristor nên trình huấn luyện đƣợc tách biệt với trình kiểm tra, khơng cần thực liên tục, phƣơng pháp thứ hai trở kháng memristor đƣợc xác lập trở kháng memristor khơng đổi có dịng điện chạy qua nó, có dịng điện chạy qua memristor trở kháng memristor khác nên điện áp ngõ khác nhau, dẫn đến có chênh lệch điện áp thời điểm t = 0, lúc tín hiệu đạt ngƣỡng gửi mạch điều khiển kết thúc q trình kiểm tra, phƣơng pháp thứ hai giảm đƣợc thời gian kiểm tra ảnh Bảng 5.2: Thời gian kiểm tra ảnh phƣơng pháp thứ phƣơng pháp thứ hai Ảnh Ảnh Ảnh Ảnh Ảnh Ảnh Ảnh Ảnh Ảnh Ảnh Ảnh Thời gian Chế độ huấn luyện (ms) 45 56 56 50 56 60 49 65 53 53 Chế độ kiểm tra (ms) 6.5 15 15 7.5 15 16.5 18 4.5 4.5 Tổng thời gian phƣơng pháp (ms) 51.5 71 71 57.5 71 76.5 54 83 57.5 57.5 Tổng thời gian phƣơng pháp (ms) 45 56 56 50 56 60 49 65 53 53 Quan sát hình 5.41, so sánh phƣơng pháp dùng công nghệ CMOS với phƣơng pháp kết hợp công nghệ CMOS memristor, thời gian nhận dạng ảnh ảnh khác nhau, ảnh số ảnh có thời gian nhận dạng nhanh nhất, ảnh số ảnh có thời gian nhận dạng dài nhất, với phƣơng pháp sử dụng kết hợp memristor CMOS làm giảm đƣợc tối đa 16,5 ms tối thiểu 4,5 ms so với phƣơng pháp dùng đơn CMOS thực nhận dạng ảnh mơ hình tập ảnh huấn luyện đề xuất 62 Hn : Thời gian nhận dạng ảnh 5.4.2 Đán giá k ả triệt nhiễu Quan sát hình 5.42, nhận thấy phƣơng pháp điều có khả nhận dạng triệt nhiễu cộng tốt, không bị ảnh hƣởng nhiễu cộng, phƣơng pháp thứ hai có phần nhận dạng tốt phƣơng pháp thứ Bảng 5.3: Mức độ nhận dạng có nhiễu cộng phƣơng pháp thứ hai Triệt nhiễu (%) pixel pixel pixel pixel pixel Image 100 99.3 98.9 98.3 98.1 Image 100 100 100 100 100 Image 100 100 100 100 100 Image 100 100 99.99 99.97 99.96 Image 100 100 100 100 100 Image 100 100 100 100 100 Image 100 100 99.99 99.97 99.96 Image 100 100 100 100 99.99 Image 100 99.66 99.66 99.53 99.51 Image 100 100 100 100 100 Bảng 5.4: Mức độ nhận dạng có nhiễu cộng pixel Triệt nhiễu (5 pixel) Phƣơng pháp (%) Phƣơng pháp (%) Image 100 Image 96.7 Image 96.7 Image 100 Image 96.7 Image 96.6 Image 100 Image 96.5 Image 100 Image 100 98.1 100 100 99.96 100 100 99.96 99.99 99.51 100 63 Hn : So sánh mức độ triệt nhiễu cộng phƣơng pháp mức độ pixel Bảng 5.5: Mức độ nhận dạng có nhiễu trừ phƣơng pháp thứ hai Triệt nhiễu (%) pixel pixel pixel pixel pixel Image Image Image Image Image Image Image Image Image Image 100% 100% 100% 99.99% 99.99% 100% 99.78% 99.75% 99.75% 99.74% 100% 99.88% 99.87% 99.87% 99.85% 100% 99.88% 99.88% 99.87% 99.86% 100% 99.88% 99.87% 99.87% 99.85% 100% 99.78% 99.75% 99.75% 99.74% 100% 100% 100% 100% 99.99% 100% 99.66% 99.64% 99.63% 99.63% 100% 99.88% 99.87% 99.87% 99.86% 100% 100% 99.99% 99.99% 99.98% Bảng 5.6: Mức độ nhận dạng kết hợp nhiễu cộng pixel nhiễu trừ pixel Triệt nhiễu (5 pixel) Image Image Image Image Image Image Image Image Image Image Phƣơng pháp (%) 97,9 92,8 92.8 90 92,8 92,8 88.9 99,87 90 99,8 Phƣơng pháp (%) 99.99 99.75 99.87 99.87 99.75 99.87 64 100 99.63 99.87 99.99 Quan sát hình 5.43, nhận thấy phƣơng pháp thứ hai có khả triệt nhiễu trừ hiệu quả, phƣơng pháp thứ phụ thuộc vào pixel có mức logic „1‟ nên bị số pixel mức logic „1‟ ảnh hệ thống theo phƣơng pháp thứ nhận dạng hiệu ảnh đƣa vào hệ thống Hn : Mức độ triệt nhiễu pixel cộng pixel trừ 5.5 Kết luận c ƣơng Trong chƣơng 5, đề xuất cải tiến mạch theo hƣớng giảm kích thƣớc khối điều khiển mạch đồng thời mở rộng chức triệt nhiễu cộng triệt nhiễu trừ, phƣơng pháp trƣớc đƣợc trình bày chƣơng có nhƣợc điểm chƣa giải đƣợc vấn đề triệt nhiễu bị pixel ảnh mà dừng lại mức độ triệt nhiễu cộng, chƣơng khắc phục đƣợc vấn đề này, trình cải tiến thêm mơ hình lấy tín hiệu vào từ hệ thống sau đảo tín hiệu đƣa vơ khối tích hợp triệt nhiễu trừ để nhận dạng ngƣợc lại so với khối tích hợp ban đầu triệt nhiễu cộng nhƣ hệ thống lúc hoạt động song song hai khối tích hợp triệt nhiễu cộng triệt nhiễu trừ để hỗ trợ lẫn q trình kiểm tra ảnh, kết hợp hai khối tích hợp triệt nhiễu hỗ trợ lẫn làm tăng khả nhận dạng mạch 65 CHƢƠNG KẾT LUẬN VÀ ĐÁNH GIÁ 6.1 Kết luận Trong chƣơng 1, nhìn tổng quan tính hình nghiên cứu giới có liên quan đến đề tài sử dụng memristor cho hệ thống tái tạo lại hệ thống não ngƣời, kèm theo đánh giá nghiên cứu cụ thể Chƣơng 2, cách tổng quát tính chất, ngun lý hoạt động, mơ hình tốn học memristor, sở để vận dụng hiểu ý tƣởng nhận dạng ảnh sử dụng memristor đƣợc trình bày chƣơng Chƣơng 3, đề xuất ý tƣởng hệ thống để nhận dạng 10 ảnh ngõ vào, hệ thống gồm 30 tín hiệu vào lấy từ nhận ảnh nhân tạo, hệ thống chia làm 10 khối, 10 khối có chung 30 tín hiệu vào, khối có 30 memristor có đầu ra, khối lại đƣợc chia làm phần mảng memristor nơron ngõ Đồng thời phân tích hoạt động hệ thống qua chế độ chế độ phân loại, huấn luyện kiểm tra Trong chƣơng 4, trình bày kết mơ mơ hình nhận dạng ảnh dùng memristor, gồm có q trình huấn luyện ảnh số 6, trải qua chế độ huấn luyện, chế độ điều có ảnh minh họa phân tích, sau kết tập ảnh gồm 10 ảnh, cuối tập 10 ảnh có nhiễu, có minh họa khả thêm nhiễu ảnh, đánh giá mục Chƣơng 5, cải tiến mạch làm tăng khả nhận dạng loại bỏ nhiễu cộng nhiễu trừ hiệu quả, kết hợp lẫn hai khối tích hợp khối triệt nhiễu cộng nhƣ mơ hình trình bày chƣơng 4, khối thứ hai triệt nhiễu trừ cách lấy tín hiệu vào sau đảo tín hiệu cho qua memristor để tạo thành mảng memristor với chức nhận dạng ngƣợc trở lại hiệu đề loại bỏ nhiều trừ, đồng thời làm giảm kích thƣớc điều khiển 6.2 Ƣu điểm Qua tồn q trình nghiên cứu, với kết đạt đƣợc, rút số ƣu điểm quan trọng nhƣ sau: 66  Hệ thống có cấu tạo đơn giản, kết hợp linh hoạt linh kiện điện tử memristor với cơng nghệ CMOS  Có khả đáp ứng nhiễu cao, hệ thống triệt nhiễu cộng nhiễu trừ cách hiệu triệt nhiễu lên đến pixel  Nhận dạng ảnh ngẫu nhiên đƣa vào, không cần phải đƣa ảnh vào theo thứ tự ảnh 1, ảnh 2, ảnh Hệ thống nhận dạng đƣợc ảnh đƣa vào từ tập ảnh huấn luyện  Ứng dụng lĩnh vực nhận dạng ảnh, thiết kế phần cứng, giảm kích thƣớc mạch, kết hợp công nghệ linh kiện memristor, thay thay DRAM RRAM 6.3 Khuyết điểm  Tuy hệ thống xây dựng xong nhƣng dừng lại mức độ mơ hình mơ phỏng, chƣa làm thành mạch để kiểm chứng thực tế  Số lƣợng memristor tăng gấp đôi so với phƣơng pháp báo [1] 6.4 Đề xuất cải tiến  Nên làm mạch thực tế để kiểm chứng hoạt động mạch  Tối ƣu hóa cơng suất tiêu thụ  Khả loại bỏ nhiễu lên đến pixel với mơ hình mảng 5x6 pixel  Nhận dạng xác khoảng 98% đến 100%, 67 TÀI LIỆU THAM KHẢO [1] M Chu et al., "Neuromorphic Hardware System for Visual Pattern Recognition With Memristor Array and CMOS Neuron," in IEEE Transactions on Industrial Electronics, vol 62, no 4, pp 2410-2419, April 2015 [2] D B Strukov, G S Snider, D R Stewart, and R S Williams, “The missing memristor found,” Nature, vol 453, pp 80–83, May 2008 [3] M Di Ventra, Y V Pershin, and L O Chua, “Circuit elements with memory: Memristors, memcapacitors, and meminductors,” Proc IEEE, vol 97, no 10, pp 1717–1724, Oct 2009 [4] L Chua, “Resistance switching memories are memristors,” Appl Phys A, Mater Sci Process., vol 102, no 4, pp 765–783, Mar 2011 [5] Y Ho, G M Huang, and P Li, “Nonvolatile memristor memory: Device characteristics and design implications,” in Proc IEEE/ACM ICCAD,Nov 2009, pp 485–490 [6] J Seo et al, “A 45nm CMOS Neuromorphic Chip with a Scalable Architecture for Learning in Networks of Spiking Neurons,” in Proc IEEE CICC, Sep, 2011, pp 1-4 [7] L O Chua, “Memristor The missing circuit element”, IEEE Trans Circuit Theory, vol.CT-18, pp 507–519, 1971 [8] M Hu, H Li, Y Chen, Q Wu, G S Rose and R W Linderman," Memristor Crossbar-Based Neuromorphic Computing System: A Case Study," in IEEE Transactions on Neural Networks and Learning Systems, vol 25, no 10, pp 1864-1878, Oct 2014 [9] H Kim, M P Sah, C Yang, T Roska and L O Chua, "Neural Synaptic Weighting With a Pulse-Based Memristor Circuit," in IEEE Transactions on Circuits and Systems I: Regular Papers, vol 59, no 1, pp 148-158, Jan 2012 [10] L Xie, H A D Nguyen, M Taouil, S Hamdioui and K Bertels, "Interconnect networks for memristor crossbar," Proceedings of the 2015 IEEE/ACM International Symposium on Nanoscale Architectures,Boston, MA, 2015, pp 124-129 [11] Z Li et al., "An overview on memristor crossbar based neuromorphic circuit and architecture," 2015 IFIP/IEEE International Conference on Very Large Scale Integration (VLSI-SoC), Daejeon, 2015, pp 52-56 [12] X Wang, B Xu and L Chen, "Efficient Memristor Model Implementation for Simulation and Application," in IEEE Transactions on Computer-Aided 68 [13] [14] [15] [16] [17] [18] [19] [20] [21] [22] Design of Integrated Circuits and Systems, vol 36, no 7, pp 1226-1230, July 2017 C R Wu, W Wen, T Y Ho and Y Chen, "Thermal optimization for memristor-based hybrid neuromorphic computing systems," 2016 21st Asia and South Pacific Design Automation Conference (ASP-DAC), Macau, 2016, pp 274-279 S N Truong, K Van Pham, W Yang and K S Min, "Sequential Memristor Crossbar for Neuromorphic Pattern Recognition," in IEEE Transactions on Nanotechnology, vol 15, no 6, pp 922-930, Nov 2016 K Cantley, A Subramaniam, H Stiegler, R Chapman, and E Vogel, “Hebbian learning in spiking neural networks with nano-crystalline silicon TFTs and memristive synapses,” IEEE Trans Nanotechnol., vol 10, no 5, pp 1066–1073, Sep 2011 G Howard, E Gale, L Bull, B de Lacy Costello, and A Adamatzky, “Towards evolving spiking networks with memristive synapses,” in Proc IEEE Symp Artif Life, Apr 2011, pp 14–21 D Chabi, W Zhao, D Querlioz, and J O Klein, “Robust neural logic block (NLB) based on memristor crossbar array,” in Proc IEEE/ACM Int Symp Nanosc Archit., Jun 2011, pp 137–143 H Kim, M P Sah, C Yang, T Roska, and L O Chua, “Neural synaptic weighting with a pulse-based memristor circuit,” IEEE Trans Circuits Syst I, Reg Papers, vol 59, no 1, pp 148–158, Jan 2012 J Xing, A Serb, A Khiat, R Berdan, H Xu and T Prodromakis, "An FPGA-Based Instrument for En-Masse RRAM Characterization With ns Pulsing Resolution," in IEEE Transactions on Circuits and Systems I: Regular Papers, vol 63, no 6, pp 818-826, June 2016 A M Hassan, H H Li and Y Chen, "Hardware implementation of echo state networks using memristor double crossbar arrays," 2017 International Joint Conference on Neural Networks (IJCNN), Anchorage, AK, 2017, pp 2171-2177 A Serb, A Khiat, and T Prodromakis, “An RRAM biasing parameter optimizer,” IEEE Trans Electron Devices., vol 62, no 11, pp 3685–3691, Nov 2015 MohanUjwal Bandaru, “Modelling And The Study Of The Memristor”, University Of Dayton, Dayton, Ohio, December, 2012 69 PHỤ LỤC 70 S K L 0 ... ( Memristor) - Mơ tả mơ hình điện trở nhớ HP - Tìm hiểu hệ thống neuromorphic dùng memristor - Xây dựng mơ hình neuromorphic dùng memristor để nhận dạng ảnh - Sử dụng phần mềm Cadence để xây dựng. .. hình tốn học memristor, sở để vận dụng hiểu ý tƣởng nhận dạng ảnh sử dụng memristor đƣợc trình bày chƣơng 13 CHƢƠNG XÂY DỰNG HỆ THỐNG NEUROMORPHIC DÙNG MEMRISTOR TRONG NHẬN DẠNG ẢNH 3.1 Tr n... n tổng thể hệ thống Một lần quan sát lại sơ đồ hệ thống nhận dạng ảnh dùng memristor, số lƣợng memristor, trạng thái chuyển mạch H n : Nhìn tổng thể hệ thống nhận dạng ảnh sử dụng memristor 23