1. Trang chủ
  2. » Kỹ Thuật - Công Nghệ

slide ch03 cac thiet bi logic lap trinh 9069

20 0 0

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

THÔNG TIN TÀI LIỆU

Thông tin cơ bản

Định dạng
Số trang 20
Dung lượng 2,5 MB

Nội dung

Bài giảng môn Kỹ thuật số Chương CÁC THIẾT BỊ LOGIC LẬP TRÌNH Giảng viên: NguyễnHữu Chân Thành Bài giảng môn Kỹ thuật số GIỚI THIỆU  Các chọn lựa cho việc thực mạch: Giảng viên: NguyễnHữu Chân Thành Bài giảng môn Kỹ thuật số GIỚI THIỆU (tt)  PLD laø tên gọi chung cho vi mạch số lập trình để cung cấp chức khác  Một PLD xem “hộp đen” (black box) Hình 3.1 PLD hộp đen Giảng viên: NguyễnHữu Chân Thành Bài giảng môn Kỹ thuật số GIỚI THIỆU (tt) Hình 3.2 Một cấu trúc lập trình đơn giản  Có thể chia thành họ PLD chính: SPLD (Simple PLD), CPLD (Complex PLD) vaø FPGA (Field Programmable Gate Array)  SPLD: ROM, PLA, PAL, GAL …  CPLD  FPGA Giảng viên: NguyễnHữu Chân Thành Bài giảng môn Kỹ thuật số GIỚI THIỆU (tt)  Các công nghệ lập trình:  Cầu chì (fusible link)    Làm đứt (nóng chảy - blowing) cầu chì để ngắt kết nối đường Chỉ lập trình lần Có thể tích hợp với mật độ cao Hình 3.3 Công nghệ cầu chì Giảng viên: NguyễnHữu Chân Thành Bài giảng môn Kỹ thuật số GIỚI THIỆU (tt)  Cầu chì nghịch (antifuse) Hình 3.4 Công nghệ cầu chì nghịch Giảng viên: NguyễnHữu Chân Thành Bài giảng môn Kỹ thuật số GIỚI THIỆU (tt)  Công nghệ EPROM-Based   Các transistor nMOS dùng để chuyển mạch cho kết nối đường Có thể tích hợp với mật độ tương đối cao a PROM b EPROM Hình 3.5 Công nghệ EPROM-Based Giảng viên: NguyễnHữu Chân Thành Bài giảng môn Kỹ thuật số GIỚI THIỆU (tt)  Công nghệ SRAM-Based    Một bit nhớ điều khiển phần tử chuyển mạch Có thể lập trình hay lập trình lại mạch (in-circuit programming) Không giữ thông tin tắt nguồn (volatile) Hình 3.6 Công nghệ SRAM-Based Giảng viên: NguyễnHữu Chân Thành Bài giảng môn Kỹ thuật số 2 THIẾT KẾ MẠCH DÙNG PLA (Programmable Logic Array)  Bao goàm hai tầng cổng logic: mảng cổng AND lập trình theo sau mảng cổng OR lập trình  Các thông số:  Số ngõ vào (n)  Số ngõ (m)  Số hạng tích (k) Hình 3.7 Cấu trúc tổng quát PLA Giảng viên: NguyễnHữu Chân Thành Bài giảng môn Kỹ thuật số 2 THIẾT KẾ MẠCH DÙNG PLA (tt)  Ví dụ 3.1: Hình 3.8 sơ đồ chi tiết PLA nhỏ với ngõ vào, số hạng tích ngõ nh 3.8 Sơ đồ mức cổng củaHình PLA 3.9 Sơ đồ nguyên lý PLA hình Giảng viên: NguyễnHữu Chân Thành 10 Bài giảng môn Kỹ thuật số 2 THIẾT KẾ MẠCH DÙNG PLA (tt)  Ngoài ra, cực tính ngõ lập trình cách nối thêm cổng EX-OR vào ngõ ình 3.10 Cấu trúc PLA 4x8x4 với cực tính ngõ lập trình Giảng viên: NguyễnHữu Chân Thành 11 Bài giảng môn Kỹ thuật số 2 THIẾT KẾ MẠCH DÙNG PLA (tt)  Ví dụ 3.2: Thực mạch cộng đủ dùng PLA 4x8x4 hình 3.10 Hình 3.11 Mạch cộng đủ dùng PLA Giảng viên: NguyễnHữu Chân Thành 12 Bài giảng môn Kỹ thuật số 2 THIẾT KẾ MẠCH DÙNG PLA (tt)  Ví dụ 3.3: Thực hàm sau dùng PLA 4x8x4 hình 3.10: Hình 3.12 Mạch cho ví dụ 3.3 Giảng viên: NguyễnHữu Chân Thành 13 Bài giảng môn Kỹ thuật số 2 THIẾT KẾ MẠCH DÙNG PLA (tt)  Ví dụ 3.3: (tt) Một cách khác để thực hàm rút gọn hàm trước Hàm sau rút gọn: Hình 3.13 Mạch dạng khác cho ví dụ 3.3 Giảng viên: NguyễnHữu Chân Thành 14 Bài giảng môn Kỹ thuật số 2 THIẾT KẾ MẠCH DÙNG PLA (tt)  Trường hợp thực nhiều hàm PLA → cố gắng dùng lại số hạng tích trùng lặp → hàm dạng không tối giản  Ví dụ 3.4: Xét bốn hàm biến mô tả hình 3.14: Hình 3.14 Các hàm cần thực PLA Giảng viên: NguyễnHữu Chân Thành 15 Bài giảng môn Kỹ thuật số 2 THIẾT KẾ MẠCH DÙNG PLA (tt)  Ví dụ 3.4: (tt) → cần 14 số hạng tích (cho trường hợp) nh 3.15 Lập trình với: (a) Các minterm; (b) Các thành phần rút go Giảng viên: NguyễnHữu Chân Thành 16 Bài giảng môn Kỹ thuật số 2 THIẾT KẾ MẠCH DÙNG PLA (tt)  Ví dụ 3.4: (tt) Dùng chung số hạng tích trùng lặp : Hình 3.16 Phủ bốn hàm với 11 thành phần tích Giảng viên: NguyễnHữu Chân Thành 17 Bài giảng môn Kỹ thuật số 2 THIẾT KẾ MẠCH DÙNG PLA (tt)  Bài tập: Xác định hàm F1 F2 cài đặt PLA hình sau: Hình 3.17 Giảng viên: NguyễnHữu Chân Thành 18 Bài giảng môn Kỹ thuật số 2 THIẾT KẾ MẠCH DÙNG PLA (tt)  Trường hợp thực mạch tuần tự: dùng PLA thực mạch logic tổ hợp trạng thái ngõ ra, kết hợp với FF để làm phần tử nhớ X1 X2 Xn Y1 Y1 + PLA Z1 Z2 Zm D SET Q Yk+ Yk CLR Q D SET Q Clock CLR Q Hình 3.18 Sơ đồ khối thực mạch dùng PLA D-FF Giảng viên: NguyễnHữu Chân Thành 19 Bài giảng môn Kỹ thuật số 2 THIẾT KẾ MẠCH DÙNG PLA (tt)  Ví dụ 3.5: Thực ASM cho ví dụ 2.4 dùng PLA D-FF: Hình 3.20 Dùng trực tiếp đường nối từ lư 3.19 Dùng biểu thức đơn giản hóa Giảng viên: NguyễnHữu Chân Thành 20 ... NguyễnHữu Chân Thành Bài giảng môn Kỹ thuật số 2 THIẾT KẾ MẠCH DÙNG PLA (Programmable Logic Array)  Bao gồm hai tầng cổng logic: mảng cổng AND lập trình theo sau mảng cổng OR lập trình  Các thông số:... NguyễnHữu Chân Thành Bài giảng môn Kỹ thuật số GIỚI THIỆU (tt)  Công nghệ SRAM-Based    Một bit nhớ điều khiển phần tử chuyển mạch Có thể lập trình hay lập trình lại mạch (in-circuit programming)... PLA → cố gắng dùng lại số hạng tích trùng lặp → hàm dạng không tối giản  Ví dụ 3.4: Xét bốn hàm bi? ??n mô tả hình 3.14: Hình 3.14 Các hàm cần thực PLA Giảng viên: NguyễnHữu Chân Thành 15 Bài giảng

Ngày đăng: 03/12/2022, 00:05

HÌNH ẢNH LIÊN QUAN

Hình 3.2 Một cấu trúc lập trình đơn giản. - slide ch03 cac thiet bi logic lap trinh 9069
Hình 3.2 Một cấu trúc lập trình đơn giản (Trang 4)
Hình 3.3 Cơng nghệ cầu chì. - slide ch03 cac thiet bi logic lap trinh 9069
Hình 3.3 Cơng nghệ cầu chì (Trang 5)
Hình 3.5 Công nghệ EPROM-Based. - slide ch03 cac thiet bi logic lap trinh 9069
Hình 3.5 Công nghệ EPROM-Based (Trang 7)
Hình 3.6 Công nghệ SRAM-Based. - slide ch03 cac thiet bi logic lap trinh 9069
Hình 3.6 Công nghệ SRAM-Based (Trang 8)
Hình 3.7 Cấu trúc tổng quát của một PLA. - slide ch03 cac thiet bi logic lap trinh 9069
Hình 3.7 Cấu trúc tổng quát của một PLA (Trang 9)
 Ví dụ 3.1: Hình 3.8 là sơ đồ chi tiết của một PLA nhỏ - slide ch03 cac thiet bi logic lap trinh 9069
d ụ 3.1: Hình 3.8 là sơ đồ chi tiết của một PLA nhỏ (Trang 10)
Hình 3.12 Mạch cho ví dụ 3.3 - slide ch03 cac thiet bi logic lap trinh 9069
Hình 3.12 Mạch cho ví dụ 3.3 (Trang 13)
 Ví dụ 3.3: Thực hiện hàm sau dùng PLA 4x8x4 trên hình - slide ch03 cac thiet bi logic lap trinh 9069
d ụ 3.3: Thực hiện hàm sau dùng PLA 4x8x4 trên hình (Trang 13)
Hình 3.13 Mạch dạng khác cho ví dụ 3.3. - slide ch03 cac thiet bi logic lap trinh 9069
Hình 3.13 Mạch dạng khác cho ví dụ 3.3 (Trang 14)
Hình 3.16 Phủ bốn hàm với 11 thành phần tích. - slide ch03 cac thiet bi logic lap trinh 9069
Hình 3.16 Phủ bốn hàm với 11 thành phần tích (Trang 17)
 Bài tập: Xác định hàm F1 và F2 trong cài đặt PLA hình - slide ch03 cac thiet bi logic lap trinh 9069
i tập: Xác định hàm F1 và F2 trong cài đặt PLA hình (Trang 18)
Hình 3.18 Sơ đồ khối thực hiện mạch tuần tự dùng PLA và D-FF. - slide ch03 cac thiet bi logic lap trinh 9069
Hình 3.18 Sơ đồ khối thực hiện mạch tuần tự dùng PLA và D-FF (Trang 19)
Hình 3.19 Dùng các biểu thức đơn giản hóa. - slide ch03 cac thiet bi logic lap trinh 9069
Hình 3.19 Dùng các biểu thức đơn giản hóa (Trang 20)

TÀI LIỆU CÙNG NGƯỜI DÙNG

TÀI LIỆU LIÊN QUAN

w