BÁO cáo CUỐI kì môn VLSI

TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT TP HỒ CHÍ MINH KHOA ĐIỆN ĐIỆN TỬ BỘ MÔN KỸ THUẬT MÁY TÍNH VIỄN THÔNG BÁO CÁO TIỂU LUẬN MÔN HỌC THIẾT KẾ VI MẠCH VLSI NGÀNH CÔNG NGHỆ KỸ THUẬT MÁY TÍNH Sinh viên PHẠM ĐÌ.

TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT TP HỒ CHÍ MINH KHOA ĐIỆN ĐIỆN TỬ BỘ MÔN KỸ THUẬT MÁY TÍNH - VIỄN THƠNG BÁO CÁO TIỂU LUẬN MƠN HỌC: THIẾT KẾ VI MẠCH VLSI NGÀNH CÔNG NGHỆ KỸ THUẬT MÁY TÍNH Sinh viên: MSSV: PHẠM ĐÌNH TRỌNG 20119300 TP HỒ CHÍ MINH – 12/2022 TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT TP HỒ CHÍ MINH KHOA ĐIỆN ĐIỆN TỬ BỘ MƠN KỸ THUẬT MÁY TÍNH - VIỄN THƠNG BÁO CÁO TIỂU LUẬN MÔN HỌC: THIẾT KẾ VI MẠCH VLSI NGÀNH CƠNG NGHỆ KỸ THUẬT MÁY TÍNH Sinh viên: PHẠM ĐÌNH TRỌNG MSSV: 20119300 GVHD: PGS.TS Trương Ngọc Sơn TP HỒ CHÍ MINH – 12/2022 BẢNG PHÂN CƠNG STT Nội dung thực Người thực Làm báo cáo Phạm Đình Trọng Làm tập Phạm Đình Trọng Làm tập Phạm Đình Trọng Làm tập Phạm Đình Trọng Làm tập 4.1,4.2,4.3 Phạm Đình Trọng PHIẾU ĐIỂM Bài Họ tên sinh viên 1 Phạm Đình Trọng Phạm Đình Trọng Phạm Đình Trọng 4.1 Phạm Đình Trọng 4.2 Phạm Đình Trọng 4.3 Phạm Đình Trọng MỤC LỤC Họ tên sinh viên BÀI MÔ PHỎNG ĐẶC TUYẾN I-V CMOS 1.1 MỤC TIÊU Cho nhu cầu kĩ thuật ngày phát triển đặt biệt phát triển thiết kế vi mạch Ta thấy nhiều vi mạch thiết kế dùng BJT, MOSFET để tạo Nhưng để tiết kiệm hiệu dùng MOS đặt biệt dùng CMOS Việc xác định đặc tuyến I-V CMOS giúp hiểu rõ trình làm việc CMOS Việc mô đặc tuyến I-V giúp ta biết thiết kế CMOS dùng hai kênh P N Mô đặc tuyến I-V phần mền Centos giúp ta tiếp cận cấu tạo CMOS biết trình phát triển CMOS 1.2 ĐẶC TUYẾN I-V CỦA PMOS 1.2.1 Sơ đồ nguyên lý Đường dẫn Model Library flie: / home/sn/work/SS13_cadence_PDK_090803.tar/SS13_cadence_PDK/PD K/model/Spectre/L13G_Spectre_V3.2.2.0/L13G33_bsim34.lib_r3.2b_sc s Section: nn Editing seesion optons: AWD HÌNH 1: SƠ ĐỒ NGUYÊN LÝ CỦA PMOS HÌNH 2: THƠNG SỐ CÀI ĐẶT CHO MƠ PHỎNG 1.2.2 Kết mơ Hình 3: Kết mơ PMOS Phân tích: Đường màu vàng Vgs = -1V Đường màu đỏ Vgs = -0.8V Đường màu xanh Vgs = -0.6V Điện áp ngưỡng -0.8V 1.3 ĐẶC TUYẾN I-V CỦA NMOS 1.3.1 Sơ Đồ Nguyên Lý HÌNH 4: SƠ ĐỒ NGUYÊN LÝ CỦA NMOS HÌNH 5: THƠNG SỐ CÀI ĐẶT CHO MƠ PHỎNG 1.3.2 Kết mơ Hình 6: Kết mơ NMOS Phân tích Phân tích: Đường màu vàng Vgs = 0.6V Đường màu đỏ Vgs = 0.8V Đường màu xanh Vgs = 1V Điện áp ngưỡng 0.251V 1.4 KẾT LUẬN Ta thấy BÀI MƠ PHỎNG ĐẶC TÍNH DC CỦA MỘT BỘ INVERTER 2.1 MỤC TIÊU Ta thấy việc mô đặc tuyến inverter giúp tao hiểu rõ cách làm việc CMOS Ta thấy cấu tạo CMOS giống cổng NOT gồm NMOS PMOS giúp ta hiểu cấu tạo CMOS Hai đặc tính linh kiện chế tạo cơng nghệ CMOS có độ miễn nhiễu cao tiêu thụ lượng trạng thái tĩnh thấp Các vi mạch CMOS tiêu thụ lượng cách đáng kể transistor bên chuyển đổi trạng thái đóng (ON) mở (OFF) Kết thiết bị CMOS tiêu thụ lượng tạo nhiệt so với loại cổng logic khác mạch transistor-transistor logic (TTL) hay mạch logic NMOS (khác với CMOS, NMOS dùng tồn transistor hiệu ứng trường kiểu n khơng dùng transistor hiệu ứng trường kiểu p) CMOS cho phép tích hợp hàm lơgíc với mật độ cao chíp Mạch logic CMOS tiêu tán cơng suất mạch logic NMOS CMOS tiêu tán công suất thời gian chuyển đổi trạng thái (công suất động) Một ASIC điển hình chế tạo với công nghệ 90nm thay đổi trạng thái đầu thời gian 120 pico giây, chuyển đổi xảy thời gian 10 nano giây Trong đó, mạch logic NMOS tiêu tán cơng suất lúc đầu mức thấp (công suất tĩnh), có dịng điện chạy từ V dd đến Vss thông qua điện trở tải mạch gồm transistor kiểu n 2.2 MÔ PHỎNG ĐẶC TÍNH DC CỦA INVERTER 10 2.2.1 Sơ đồ nguyên lý Hình 7: Sơ đồ nguyên lý INVERTER Hình 8: Thông số chi tiết mô 11 2.2.2 Kết mơ Hình 9: Kết mơ Phân tích Ta thấy điện áp ngưỡng 0.551V Ta thấy • • • • • • Từ 2V đến 0.167V vùng A Từ 0.167V đến 0.359V vùng B Từ 0.359V đến 0.551V vùng C Từ 0.551V đến 0.744 vùng D Từ 0.744V đến 0.934 vùng E Từ 0.934V đến 1.12V vùng G nMOS Pmos A Cut Off Linear B Cut Off Linear C Saturation Saturation D Saturation Saturation E Linear Cut Off G Linear Cut Off 12 2.3 MƠ PHỔNG VỚI NHIỀU ĐẶC TÍNH GIÁ TRỊ KHÁC NHAU CỦA TỶ SỐ β 2.3.1 Sơ đồ nguyên lý Hình 9: Sơ đồ nguyên lý 13 Hình 10: Thơng số chi tiết mơ 2.3.2 Kết mơ Hình 11: Kết mơ 2.4 KẾT LUẬN Ta thấy hoạt động inverter cơng tắt ta nhấn lần ON nhấn lần OFF Ta thấy ngõ vào A mà lên mức pMOS dẫn kéo ngõ Y lên nguồn nMOS không dẫn Nếu ngõ vào A mà xuống mức nMOS dẫn kéo ngõ xuống GND pMOS khơng dẫn Đặc tính inverter CMOS giúp ta xác định vùng làm việc CMOS hiểu cách hoạt động Khi mà ta thay đổi β giá trị pMOS đặt biến ta thấy giá trị VDD thay đổi theo BÀI THIẾT KẾ CÁC CỔNG LOGIC 3.1 MỤC TIÊU Việc thiết kế cổng logic giúp kiểm tra ngõ hiểu rõ cổng logic 14 Việc thiết kế cổng logic giúp ta tạo cổng logic sử dụng CMOS biết cách thiết kế Các cổng logic thiết có nhiều cách giá trị Do vậy, thiết kế ta phải nắm rõ giá trị vào cách hoạt động để thiết kế Thiết kế cổng logic CMOS phần mền Centos giúp ta biết cách sử dụng phần mền biết cách đóng gói 3.2 Cổng AND 3.2.1 Cấu tạo Một cổng AND có đầu vào đầu Mỗi giá trị có giá trị giá trị đầu phụ thuộc vào giá trị đầu vào Ngõ Q = A.B Hình 12: Bảng chân lý 15 3.2.2 Cổng AND Hình 13: Cổng AND Hình 14: Thơng số thiết kế mơ 16 3.2.3 Kết mơ Hình 15: Kết mơ Phân tích ta thấy: Đường màu tím ngõ A Đường màu xanh dương ngõ B Đường màu tím ngõ Y Ngõ cổng AND Q = A.B nên: Thời gian từ 0s đến 11us A =1, B=1 nên Y=1 Thời gian thừ 11us đến 20us A = 1, B=0 nên Y=0 3.3 CỔNG OR 3.3.1 Cấu tạo 17 Hình 16: Bảng Chân Lý Ngõ Q = A + B 3.3.2 Cổng OR Hình 17: Cổng OR 18 Hình 18: Thơng số chi tiết mơ 3.3.3 Kết mơ Hình 19: Kết mơ 19 Phân tích ta thấy: Đường màu tím ngõ A Đường màu xanh dương ngõ B Đường màu tím ngõ Y Ngõ cổng AND Y = A+B nên: Thời gian từ 0s đến 11us A =1, B=1 nên Y=1 Thời gian từ 11us đến 20us A = 1, B=0 nên Y=1 Thời gian từ 20us đến 31us A = 0, B=0 nên Y=1 Thời gian từ 31us đến 41us A =0, B=0 nên Y=0 3.4 CỔNG XOR 3.4.1 Cấu tạo Hình 20: Bảng chân lý Ngõ Q = A ⊕ B 20 3.4.2 Cổng XOR Hình 21: Cổng XOR Hình 22: Thơng số chi tiết mơ 21 3.4.3 Kết mơ Hình 23: Kết mơ Phân tích ta thấy: Đường màu tím ngõ A Đường màu xanh dương ngõ B Đường màu tím ngõ Y Ngõ cổng AND Y = A ⊕ B nên: Thời gian từ 0s đến 11us A =1, B=1 nên Y=1 Thời gian từ 11us đến 20us A = 0, B=1 nên Y=0 Thời gian từ 20us đến 31us A = 1, B=0 nên Y=1 Thời gian từ 31us đến 41us A =0, B=0 nên Y=1 3.5 KẾT LUẬN Ta thấy việc thiết kế cổng AND, OR, XOR có ngõ vào ngõ Tuy nên cổng cho ngõ khác Chính ta tận dụng mà kết với nhiều cổng khác để tạo ngõ thích hợp phù hợp với nhu cầu người 22 23 ...BỘ MƠN KỸ THUẬT MÁY TÍNH - VIỄN THƠNG BÁO CÁO TIỂU LUẬN MÔN HỌC: THIẾT KẾ VI MẠCH VLSI NGÀNH CƠNG NGHỆ KỸ THUẬT MÁY TÍNH Sinh viên: PHẠM ĐÌNH TRỌNG MSSV: 20119300... PGS.TS Trương Ngọc Sơn TP HỒ CHÍ MINH – 12/2022 BẢNG PHÂN CƠNG STT Nội dung thực Người thực Làm báo cáo Phạm Đình Trọng Làm tập Phạm Đình Trọng Làm tập Phạm Đình Trọng Làm tập Phạm Đình Trọng Làm