ĐỀ TÀI : THIẾT KẾ MẠCH ĐỒNG HỒ BẤM GIÂY

32 6 0
ĐỀ TÀI : THIẾT KẾ MẠCH ĐỒNG HỒ BẤM GIÂY

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

Thông tin tài liệu

MÔ TẢ : Đồng hồ bắt đầu thời gian khi ấn giữ nút Start, khi thả Start đồng hồ hiển thị thời gian trên Led 7 thanh . Khuyến khích: Cho phép chọn các chế độ hiển thị 24h hoặc 12 AM : PM PHẦN THUYẾT MINH : Yêu cầu về bố cục nội dung : Chương 1: Tìm hiểu chung về mạch tổ hợp, mạch dãy và mạch dao động. Chương 2: Thiết kế mạch đồng hồ bấm giây. Chương 3: Xây dựng chương trình mô phỏng.

ĐỒ ÁN MƠN VMS-VMTT NHĨM GVHD: NGUYỄN VĂN VINH BỘ CÔNG THƯƠNG TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI KHOA ĐIỆN ********* ĐỒ ÁN MÔN: VI MẠCH SỐ- VI MẠCH TƯƠNG TỰ ĐỀ TÀI: THIẾT KẾ ĐỒNG HỒ BẤM GIÂY Giáo viên hướng dẫn : THs Nguyễn Văn Vinh Nhóm sinh viên thực : Đỗ Thanh Hà Hồng Văn Đảng Cao Văn Bình Dương Xuân Hiếu Nguyễn Hồng Hải Vũ Ngọc Quang Phạm Thị Tuyết Lớp : ĐH Tự Động Hóa 2_K5 Khoa Điện-Trường Đại học Công Nghiệp Hà Nội ĐỒ ÁN MƠN VMS-VMTT NHĨM GVHD: NGUYỄN VĂN VINH NHIỆM VỤ ĐỒ ÁN MÔN HỌC ĐỀ TÀI : THIẾT KẾ MẠCH ĐỒNG HỒ BẤM GIÂY MÔ TẢ : Đồng hồ bắt đầu thời gian ấn giữ nút Start, thả Start đồng hồ hiển thị thời gian Led Khuyến khích: - Cho phép chọn chế độ hiển thị 24h 12 AM : PM PHẦN THUYẾT MINH : Yêu cầu bố cục nội dung : Chương 1: Tìm hiểu chung mạch tổ hợp, mạch dãy mạch dao động Chương 2: Thiết kế mạch đồng hồ bấm giây Chương 3: Xây dựng chương trình mơ u cầu thời gian : Ngày giao đề : 10/11/2012 Ngày hoàn thành :… 20/12/2012 Thời gian bảo vệ dự kiến : 30/12/2012 Ngày … tháng … năm 2012 Khoa Bộ môn NGUYỄN BÁ KHÁ Giáo viên hướng dẫn NGUYỄN VĂN VINH Khoa Điện-Trường Đại học Công Nghiệp Hà Nội ĐỒ ÁN MƠN VMS-VMTT NHĨM GVHD: NGUYỄN VĂN VINH NHẬN XÉT CỦA GIÁO VIÊN HƯỚNG DẪN e&f Giáo viên hướng dẫn GVC.Th.S NGUYỄN VĂN VINH Khoa Điện-Trường Đại học Cơng Nghiệp Hà Nội ĐỒ ÁN MƠN VMS-VMTT NHÓM GVHD: NGUYỄN VĂN VINH LỜI MỞ ĐẦU Với phát triển không ngừng khoa học kỹ thuật, đặc biệt ngành điện tử ứng dụng nhiều công nghiệp Trong lĩnh vực điều khiển, từ cơng nghệ chế tạo loại vi mạch lập trình phát triển đem đến kỹ thuật điều khiển đại có nhiều ưu điểm so với việc sử dụng mạch điều khiển lắp ráp linh kiện rời kích thước nhỏ, giá thành rẻ, độ làm việc tin cậy, công suất tiêu thụ nhỏ Ngày nay, lĩnh vực điều khiển ứng dụng rộng rãi thiết bị, sản phẩm phục vụ cho nhu cầu sinh hoạt hàng ngày người máy giặt, đồng hồ bấm giây, đồng hồ báo giúp cho đời sống cuả ngày đại tiện nghi “Đồng Hồ Bấm Giây” đa dạng phong phú, có nhiều loại hình khác dựa vào cơng dụng độ phức tạp Với kiến thức học lớp tìm hiểu thực tế Trong thời gian yêu cầu nhóm em hồn thành đồ án mơn học với nội dung sau Do kiến thức chuyên ngành cịn thiếu nhiều thực tế nên đồ án khơng tránh khỏi sai sót, mong thầy góp ý kiến để đồ án hoàn thiện Em xin chân thành cảm ơn Thầy NGUYÊN VĂN VINH thầy mơn giúp nhóm em hồn thành đồ án Thực đồ án NHÓM Khoa Điện-Trường Đại học Công Nghiệp Hà Nội ĐỒ ÁN MƠN VMS-VMTT NHĨM GVHD: NGUYỄN VĂN VINH MỤC LỤC Khoa Điện-Trường Đại học Công Nghiệp Hà Nội ĐỒ ÁN MƠN VMS-VMTT A NHĨM GVHD: NGUYỄN VĂN VINH Cái chỉnh sửa sauA.CƠ SỞ LÝ THUYẾT Hệ chuyển mã: Hệ chuyển mã Hệ chuyển mã hệ tổ hợp có nhiệm vụ làm cho hệ thống tương thích nhau, hệ thống sử dụng mã nhị phân khác Hệ chuyển mã có số lượng ngõ vào ngõ Hệ giải mã: Hệ giải mã hệ chuyển mã có nhiệm vụ chuyển từ số nhị phân n bit ngõ vào sang mã nhị phan m ngõ Hệ giải mã Với giá trị i tổ hợp ngõ vào ngõ Yi tích cực & ngõ cịn lại khơng tích cực Có dạng: tích cực mức cao & tích cực mức thấp *Giải mã số BCD sang mã LED thanh: LED thanh: loại đèn LED dùng để hiển thị số thập phân(từ đến 9) Khoa Điện-Trường Đại học Công Nghiệp Hà Nội ĐỒ ÁN MƠN VMS-VMTT NHĨM GVHD: NGUYỄN VĂN VINH Các số thập phân hiển thị LED Ngoài ra, LED hiển thị số chữ & kí tự đặc biệt Có loại LED thanh: Anot chung & Katot chung LED Katot chung & Anot chung Mạch giải mã số BCD sang LED thanh: Mạch có ngõ vào tương ứng với tổ hợp BCD ngõ tương ứng LED Xây dựng hệ giải mã cho led đoạn anode chung D * Bảng chân lý: b Giải Output mã led c d e đoạn f C Input B b c d e g f g D C B A a 0 0 0 0 0 0 1 0 1 1 0 0 0 0 1 0 0 1 0 0 0 1 0 1 0 0 1 1 0 0 0 1 0 1 1 0 0 0 0 0 A Khoa Điện-Trường Đại học Cơng Nghiệp Hà Nội a ĐỒ ÁN MƠN VMS-VMTT NHÓM GVHD: NGUYỄN VĂN VINH 0 0 1 0 1 X X X X X X X 1 X X X X X X X 1 0 X X X X X X X 1 X X X X X X X 1 X X X X X X X 1 1 X X X X X X X *Các hiển thị tương ứng LED đoạn với đầu vào: *Sơ đồ logic * Phương trình logic: a = DC BA + CA Khoa Điện-Trường Đại học Công Nghiệp Hà Nội ĐỒ ÁN MƠN VMS-VMTT NHĨM GVHD: NGUYỄN VĂN VINH b = C BA + CB A = C ( B ⊕ A) c = CB A d = C BA + C B A + CBA = C BA + C (B ⊕ A) e = CB + A f = BA + CB + DCA g = DC B + CBA Từ kết quả, ta kết hợp cổng logic để tạo mã cho LED Trong ta sử dụng IC7447 để giải mã cho LED Khoa Điện-Trường Đại học Công Nghiệp Hà Nội ĐỒ ÁN MƠN VMS-VMTT NHĨM GVHD: NGUYỄN VĂN VINH Hệ Đếm 2.1Khái niệm: Hệ đếm nối tiếp: xung đếm đưa vào FF Hệ đếm song song: xung đếm đưa vào tất phần tử đếm Để thành lập hệ đếm ta sử dụng JK- FF Nếu có n FF thành lập 2n hệ đếm có dung lượng tối đa VD: 2FF thành lập hệ đếm 3FF thành lập hệ dếm 4FF thành lập hệ đếm 16 Hệ đếm: đếm nối tiếp, đếm song song * Xét hệ đếm nối tiếp 3bit: 10 Khoa Điện-Trường Đại học Công Nghiệp Hà Nội ĐỒ ÁN MƠN VMS-VMTT NHĨM GVHD: NGUYỄN VĂN VINH Vài ứng dụng thông thường IC 555 Nguyên lý làm việc IC NE555 18 Khoa Điện-Trường Đại học Công Nghiệp Hà Nội ĐỒ ÁN MƠN VMS-VMTT NHĨM GVHD: NGUYỄN VĂN VINH Hình vẽ cho thấy IC 555 có tầng so áp Tầng so áp (LOWER COMPARATOR), điện áp vào chân cho so áp với mức áp ngưỡng (1/3)Vcc, ngả tầng só áp tác động vào chân Set Flip Flop Tầng so áp (UPPER COMPARATOR), điện áp vào chân số cho so áp với mức áp ngưỡng (2/3)Vcc, ngả tầng so áp tác động vào chân Reset Flip Flop Như Trạng thái ngả Flip Flip tùy thuộc vào tác động tín hiệu vào chân chân + Nếu mức áp chân xuống thấp (1/3)Vcc ngả chân tăng lên mức áp cao + Nếu mức áp chân lên cao (2/3)Vcc ngả chân xuống mức áp thấp + Khi chân mức áp cao transistor T1 ngưng dẫn (tác dụng cho chân hở masse) +Khi chân mức áp thấp transistor T1 bão hịa (tác dụng cho chân nối masse) 19 Khoa Điện-Trường Đại học Công Nghiệp Hà Nội ĐỒ ÁN MƠN VMS-VMTT NHĨM GVHD: NGUYỄN VĂN VINH + Chân chân Reset Khi chân mức áp thấp, chân bị chốt mức áp thấp, chân mức áp cao, lúc chân biến đổi theo Flip Flop Do mạch dao động, người ta thường cho chân nối vào mức nguồn cao Khối đếm 2.1.IC 74LS90 2.1.1.Hình dạng Bốn chân thiết lập: MR1, MR2, MS1, MS2 Khi đặt MR1 = MR2 = ( mức cao) đếm xố đầu mức thấp MS1, MS2 chân thiết lập trạng thái cao đầu ra: NC chân bỏ trống IC 7490 gồm chia chia chia 5: - Bộ chia Input CKA điều khiển đầu Bộ chia Input CKB điều khiển đầu - Đầu vào CKA, CKB tích cực sườn âm - - Để tạo thành đếm 10 ta nối đầu cho đếm QA QB QC QD , , , QA QA QA = QD = QB = QC = , QB QC QD , , vào chân CKB để tạo xung kích đầu 2.1.2 Sơ đồ logic bảng trạng thái 20 Khoa Điện-Trường Đại học Công Nghiệp Hà Nội ĐỒ ÁN MƠN VMS-VMTT NHĨM GVHD: NGUYỄN VĂN VINH Hình: Bảng trạng thái IC 7490 21 Khoa Điện-Trường Đại học Công Nghiệp Hà Nội ĐỒ ÁN MƠN VMS-VMTT NHĨM Hình: Sơ dồ đầu GVHD: NGUYỄN VĂN VINH QA QB QC QD , , , Khối giải mã 3.1 IC 74LS47 3.1.1 Khái niệm Mạch giải mạch có chức ngược lại với mạch mã hố Mục đích sử dụng phổ biến mạch giải mã làm sáng tỏ đèn để hiển thị kết dạng chữ số Do có nhiều loại đèn hiển thị có nhiều loại mã số khác nên có nhiều mạch giải mã khác Ví dụ: giải mã đường sang 10 đường, giải mã BCD sang thập phân… IC74LS47 loại IC giải mã BCD sang led đoạn Mạch giải mã BCD sang led đoạn mạch giải mã phức tạp mạch phải cho nhiều ngõ lên cao xuống thấp (tuỳ vào loại đèn led anode chung hay cathode chung) để làm đèn cần thiết sáng nên số ký tự IC 74LS47 loại IC tác động mức thấp có ngõ cực thu để hở khả nhận dòng đủ cao để đưa vào trực tiếp đèn led đoạn loại anod chung 22 Khoa Điện-Trường Đại học Công Nghiệp Hà Nội ĐỒ ÁN MƠN VMS-VMTT NHĨM GVHD: NGUYỄN VĂN VINH 3.1.2 Hình dạng sơ đồ chân: Chân 1: BCD B Input Chân 2: BCD C Input Chân 3: Lamp Test Chân 4: RB Output Chân 5: RB Input Chân 6: BCD D Input Chân 7: BCD A Input Chân 8: GND Chân 9: 7-Segment e Output Chân 10: 7-Segment d Output Chân 11: 7-Segment c Output Chân 12: 7-Segment b Output Chân 13: 7-Segment f Output Chân 14: 7-Segment g Output Chân 15: 7-Segment a Output Chân 16: Vcc 23 Khoa Điện-Trường Đại học Công Nghiệp Hà Nội ĐỒ ÁN MƠN VMS-VMTT NHĨM GVHD: NGUYỄN VĂN VINH 3.1.3 Sơ đồ logic Bảng trạng thái: Bảng thật IC 7447 24 Khoa Điện-Trường Đại học Công Nghiệp Hà Nội ĐỒ ÁN MƠN VMS-VMTT NHĨM GVHD: NGUYỄN VĂN VINH BI/RBO nối theo kiểu điểm AND bên IC dùng ngã vào xóa (Blanking Input, BI) / ngã xóa dợn song (Ripple Blanking Output, RBO) Ngã vào BI phải để hở hay giữ mức cao cần thực giải mã cho số Ngã vào xóa dợn sóng (Ripple Blanking Input,RBI) phải để hở hay mức cao muốn đọc số Khi đưa ngã vào BI xuống thấp, ngã lên 1(không tác động) bất chấp ngã vào cịn lại Ta nói IC làm việc điều kiện bị ép buộc trường hợp BI giữ vai trò ngã vào 25 Khoa Điện-Trường Đại học Công Nghiệp Hà Nội ĐỒ ÁN MƠN VMS-VMTT NHĨM GVHD: NGUYỄN VĂN VINH * Nguyên lý hoạt động: IC 74LS47 IC tác động mức thấp nên ngõ mức tắt, mức sáng, tương ứng với a, b, c, d, e, f, g led đoạn loại anode chung, trạng thái ngõ tương ứng với số thập phân (các số từ 10 đến 15 khơng dùng tới) Ngõ vào xố BI để không hay nối lên mức cho hoạt động giải mã bình thường Nếu nối lên mức ngõ tắt bất chấp trạng thái ngõ Ngõ vào RBI để không hay nối lên mức dùng để xoá số (số thừa phía sau số thập phân hay số trước số có nghĩa) Khi RBI ngõ vào D, C, B, A mức ngõ vào LT mức ngõ tắt ngõ vào xoá RBO xuống mức thấp Khi ngõ vào BI/RBO nối lên mức LT mức ngõ sáng Kết mã số nhị phân bit vào có giá trị thập phân từ đến 15 đèn led hiển thị lên số hình bên Chú ý mã số nhị phân vào 1111= 1510 đèn led tắt 26 Khoa Điện-Trường Đại học Cơng Nghiệp Hà Nội ĐỒ ÁN MƠN VMS-VMTT NHÓM GVHD: NGUYỄN VĂN VINH Khối hiển thị: Hiển thị dùng led đoạn loại anode chung đầu IC 7447 có mức tích cực mức ( mức thấp) Ở loại anode chung ( anode đèn nối lên +5V, đoạn náo sáng ta nối đầu cathode đoạn xuống mức thấp thơng qua điện trở để hạn dịng Chân 3, Vcc_được nối lại với III Thiết kế mạch Sơ đồ nguyên lý: 27 Khoa Điện-Trường Đại học Công Nghiệp Hà Nội ĐỒ ÁN MƠN VMS-VMTT 28 NHĨM GVHD: NGUYỄN VĂN VINH Khoa Điện-Trường Đại học Công Nghiệp Hà Nội ĐỒ ÁN MƠN VMS-VMTT NHĨM GVHD: NGUYỄN VĂN VINH Nguyên lý hoạt động: Xung tạo từ IC 555 qua chân số 3, ấn nút start xung truyền đến chân 14 IC 74LS90, ngã IC74LS90 nối vào IC 74LS47 để giải mã  LED để hiển thị Khi thả nút ấn start ngừng cấp xung từ IC 555 đến chân IC 74LS90  tín hiệu cho IC 74LS47  LED hiển thị kết + Nếu muốn tiếp tục đo thời gian tiếp ấn nút start tiếp thời gian tiếp tục chạy theo kiểu cộng dồn + Nếu muốn xóa kết để thực lại ấn nút reset LED xóa kết hiển thị lại từ đầu ***** Xung kích tạo từ IC 555 bấm nút start xung đưa tới chân QA QB QC QD CKA IC 74LS90 đếm giây Ngõ IC7490 chân , , , đưa đến ngõ vào IC giải mã 74LS47 Đối với hai IC đếm giây (IC1 IC2): Ta nối chân Q a vào chân CKB IC1 để thành đếm 10,xung CLK từ tạo xung cấp cho IC1 qua đầu vài CKA, IC1 đếm giá trị xung ( led hiển thị số 9), sau đếm hết giá trị xung cấp cho IC xung đếm Khi đó, IC1 đếm IC2 đếm lên 1, ta có số 10 Sau IC1 tiếp tục đếm từ đến tiếp tục cấp xung cho IC2 tăng lên 2, 3,… Khi IC1 đếm đếm IC2 đếm đến chuyển sang bit C ,B IC2 mức ta cho đầu vào chân MR1,MR2 IC 7490 để reset hai IC trở Đồng thời đầu Q c IC2 nối với chân CKA IC đếm phút.Khi Q c trạng thái đếm số reset 0,như xung kích vào đầu vào CKA IC3 để đếm đơn vị tương ứng với phút Đối với IC đếm phút (IC3 IC4): Khi IC3 nhận xung từ lại đếm giống IC1 đếm giây , tương tự IC4 giống IC 2.Như IC đếm đến giá trị 59 Vì lấy xung từ IC đếm giây nên mạch đếm giây đếm đến 59 mạch đếm phút nhận xung Khi IC đếm giây đếm phút đếm đến giá trị 59 tất IC reset 0, đồng thời IC4 đếm phút cấp cho IC5 IC đếm xung Đối với IC đếm (IC5 IC6): Khi IC5 nhận xung bắt đầu đếm lên Khi IC5 đếm đến cấp xung cho IC6 đếm, hai IC đếm đếm đến 23 thời điểm sang 24 lúc hai IC reset Vì số nhị phân tương ứng DCBA = 0010, DCBA = 0100 nên ngõ B IC đếm ( đếm hàng chục) ngõ C IC đếm (đếm hàng đơn vị) đưa vào chân MR1,MR2 IC đếm để thực reset 0.Như mạch 29 Khoa Điện-Trường Đại học Công Nghiệp Hà Nội ĐỒ ÁN MƠN VMS-VMTT NHĨM GVHD: NGUYỄN VĂN VINH trạng thái 23:59:59, nhận thêm xung CLK từ tạo xung ta có trạng thái 00:00:00 Khi thả nút ấn start hệ thống dừng lại vào hiển thị kết Khi ấn nút reset hệ thống bắt đầu lại từ đầu **** Mạch mô : 30 Khoa Điện-Trường Đại học Công Nghiệp Hà Nội ĐỒ ÁN MƠN VMS-VMTT NHĨM GVHD: NGUYỄN VĂN VINH Mạch mô Proteus 31 Khoa Điện-Trường Đại học Công Nghiệp Hà Nội ĐỒ ÁN MƠN VMS-VMTT NHĨM GVHD: NGUYỄN VĂN VINH Kết luận : viết nốt ………… Chúc anh em học tốt ! 32 Khoa Điện-Trường Đại học Công Nghiệp Hà Nội ... GVHD: NGUYỄN VĂN VINH NHIỆM VỤ ĐỒ ÁN MÔN HỌC ĐỀ TÀI : THIẾT KẾ MẠCH ĐỒNG HỒ BẤM GIÂY MÔ TẢ : Đồng hồ bắt đầu thời gian ấn giữ nút Start, thả Start đồng hồ hiển thị thời gian Led Khuyến khích:... hiển thị 24h 12 AM : PM PHẦN THUYẾT MINH : Yêu cầu bố cục nội dung : Chương 1: Tìm hiểu chung mạch tổ hợp, mạch dãy mạch dao động Chương 2: Thiết kế mạch đồng hồ bấm giây Chương 3: Xây dựng chương... phục vụ cho nhu cầu sinh hoạt hàng ngày người máy giặt, đồng hồ bấm giây, đồng hồ báo giúp cho đời sống cuả ngày đại tiện nghi ? ?Đồng Hồ Bấm Giây? ?? đa dạng phong phú, có nhiều loại hình khác dựa

Ngày đăng: 04/10/2022, 14:07

Hình ảnh liên quan

* Bảng trạng thái: - ĐỀ TÀI : THIẾT KẾ MẠCH ĐỒNG HỒ BẤM GIÂY

Bảng tr.

ạng thái: Xem tại trang 11 của tài liệu.
Hình vẽ cho thấy trong IC555 có 2 tầng so áp. Tầng so áp dưới (LOWER COMPARATOR), điện áp vào trên chân 2 cho so áp với mức áp ngưỡng là (1/3)Vcc, ngả ra của tầng só áp tác động vào chân Set của Flip Flop - ĐỀ TÀI : THIẾT KẾ MẠCH ĐỒNG HỒ BẤM GIÂY

Hình v.

ẽ cho thấy trong IC555 có 2 tầng so áp. Tầng so áp dưới (LOWER COMPARATOR), điện áp vào trên chân 2 cho so áp với mức áp ngưỡng là (1/3)Vcc, ngả ra của tầng só áp tác động vào chân Set của Flip Flop Xem tại trang 19 của tài liệu.
Hình: Bảng trạng thái của IC 7490. - ĐỀ TÀI : THIẾT KẾ MẠCH ĐỒNG HỒ BẤM GIÂY

nh.

Bảng trạng thái của IC 7490 Xem tại trang 21 của tài liệu.
Hình: Sơ dồ đầu ra A - ĐỀ TÀI : THIẾT KẾ MẠCH ĐỒNG HỒ BẤM GIÂY

nh.

Sơ dồ đầu ra A Xem tại trang 22 của tài liệu.
ĐỒ ÁN MÔN VMS-VMTT NHÓM 5 GVHD: NGUYỄN VĂN VINH - ĐỀ TÀI : THIẾT KẾ MẠCH ĐỒNG HỒ BẤM GIÂY

5.

GVHD: NGUYỄN VĂN VINH Xem tại trang 22 của tài liệu.
3.1.2 Hình d ng và sđ chân: ồ - ĐỀ TÀI : THIẾT KẾ MẠCH ĐỒNG HỒ BẤM GIÂY

3.1.2.

Hình d ng và sđ chân: ồ Xem tại trang 23 của tài liệu.
Bảng sự thật của IC7447 - ĐỀ TÀI : THIẾT KẾ MẠCH ĐỒNG HỒ BẤM GIÂY

Bảng s.

ự thật của IC7447 Xem tại trang 24 của tài liệu.

Trích đoạn

Tài liệu cùng người dùng

  • Đang cập nhật ...

Tài liệu liên quan