1. Trang chủ
  2. » Công Nghệ Thông Tin

Bài giảng Hệ thống máy tính và ngôn ngữ lập trình - Chương 3: Cấu trúc luận lý số

25 5 0

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

THÔNG TIN TÀI LIỆU

Thông tin cơ bản

Định dạng
Số trang 25
Dung lượng 827 KB

Nội dung

Bài giảng Hệ thống máy tính và ngôn ngữ lập trình - Chương 3: Cấu trúc luận lý số. Bài giảng cung cấp cho học viên những kiến thức về transistor; cổng luận lý (Logic gate); mạch tổ hợp (Combinational circuit); mạch tuần tự (Sequential logic circuit); đường truyền dữ liệu LC3;... Mời các bạn cùng tham khảo!

1 Các nội dung:      Transistor Cổng luận lý (Logic gate) Mạch tổ hợp (Combinational circuit) Mạch (Sequential logic circuit) Đường truyền liệu LC3 © TS Nguyễn Phúc Khải TRANSISTOR  Transistor thiết bị bán dẫn để khuếch đại đóng cắt tín hiệu điện tử lượng điện Một số loại Transistor  © TS Nguyễn Phúc Khải TRANSISTOR  Chức đóng/cắt:   Khi khóa mở, điện Vout = 2,9V, tức điện transistor mức cao Khi khóa đóng, điện Vout = 0V, điện transistor mức thấp © TS Nguyễn Phúc Khải TRANSISTOR Transistor loại N: G=1=> U12=0 G=0=> U12=1 Transistor loại P: G=1=> U12=1 G=0=> U12=0 © TS Nguyễn Phúc Khải Cổng luận lý (Logic gate)  Cổng luận lý mạch điện thực phép tính Boole  Các cổng luận lý AND, OR, NOT  Tầm trị điện áp analog từ 0-2,9V:   Điện từ 0-0,5V  mức logic Điện từ 2,4V – 2,9V  mức logic Vi mạch 7400 gồm cổng NAND © TS Nguyễn Phúc Khải Cổng NOT In Out 1 © TS Nguyễn Phúc Khải Cổng NOR © TS Nguyễn Phúc Khải Cổng OR © TS Nguyễn Phúc Khải Cổng NAND © TS Nguyễn Phúc Khải 10 Cổng AND © TS Nguyễn Phúc Khải 11 Biểu diễn cổng luận lý © TS Nguyễn Phúc Khải 12 Định luật De Morgan  Luật De Morgan cho phép biểu diễn cổng OR cổng AND kèm theo số cổng NOT, hay ngược lại © TS Nguyễn Phúc Khải 13 Định luật De Morgan © TS Nguyễn Phúc Khải 14 Mạch tổ hợp & Mạch  Mạch tổ hợp (Combinational circuit) mạch luận lý mà giá trị đầu phụ thuộc vào tổ hợp giá trị đầu vào thời điểm  Giá trị đầu mạch không phụ thuộc vào đầu vào mà phụ thuộc vào trạng thái phần tử nhớ mạch  Mạch giữ thơng tin, làm sở cho cấu trúc nhớ máy tính © TS Nguyễn Phúc Khải 15 Mạch giải mã (Decoder) © TS Nguyễn Phúc Khải 16 Mạch phân kênh(Multiplexer) © TS Nguyễn Phúc Khải 17 Mạch cộng tồn phần (Full adder) © TS Nguyễn Phúc Khải 18 Mạch cộng toàn phần (Full adder) © TS Nguyễn Phúc Khải 19 Mạch cài R-S (R-S latch) © TS Nguyễn Phúc Khải 20 Mạch cài D (D latch) © TS Nguyễn Phúc Khải 21 Thanh ghi (Register) © TS Nguyễn Phúc Khải 22 Bộ nhớ (Memory) © TS Nguyễn Phúc Khải 23 Cấu trúc máy tính LC3 24 © TS Nguyễn Phúc Khải 25 ... Nguyễn Phúc Khải Cổng luận lý (Logic gate)  Cổng luận lý mạch điện thực phép tính Boole  Các cổng luận lý AND, OR, NOT  Tầm trị điện áp analog từ 0-2 ,9V:   Điện từ 0-0 ,5V  mức logic Điện... hợp (Combinational circuit) mạch luận lý mà giá trị đầu phụ thuộc vào tổ hợp giá trị đầu vào thời điểm  Giá trị đầu mạch không phụ thuộc vào đầu vào mà phụ thuộc vào trạng thái phần tử nhớ mạch... cài R-S (R-S latch) © TS Nguyễn Phúc Khải 20 Mạch cài D (D latch) © TS Nguyễn Phúc Khải 21 Thanh ghi (Register) © TS Nguyễn Phúc Khải 22 Bộ nhớ (Memory) © TS Nguyễn Phúc Khải 23 Cấu trúc máy tính

Ngày đăng: 05/07/2022, 13:43

TÀI LIỆU CÙNG NGƯỜI DÙNG

TÀI LIỆU LIÊN QUAN