Kiến trúc vi mạch FFT cơ số hai với số điểm linh động và độ chính xác cao với công nghệ 130nm

Bài viết bàn về thuật toán biến đổi FFT (Fast Fourier Transform) được áp dụng một cách rộng rãi trong nhiều ứng dụng khác nhau bao gồm phân tích phổ tín hiệu trong các hệ thống OFDM (Orthogonal Frequency Division Multi-plexing), trích đặc trưng âm thanh MFCC (Mel Frequency Cepstral Coefficients) trong hệ thống nhận dạng giọng nói hay trong các hệ thống xử lý số tín hiệu cần phân tích trên miền tần số nói chung. Mời các bạn cùng tham khảo!

Hội Thảo Quốc Gia 2015 Điện Tử, Truyền Thông Công Nghệ Thông Tin (ECIT 2015) Hội Thảo Quốc Gia 2015 Điện Tử, Truyền Thông Công Nghệ Thông Tin (ECIT 2015) Kiến Trúc Vi Mạch FFT Cơ Số Hai Với Số Điểm Linh Động Và Độ Chính Xác Cao Với Công Nghệ 130nm Phạm Đăng Lâm, Nguyễn Trọng Ngơ Nhật Du, Ngơ Thành Đạt Hồng Trang Khoa Điện-ĐiệnTử, Đại Học Bách Khoa Thành Phố Hồ Chí Minh Email: lamd.pham@hcmut.edu.vn, nhatdu.bentre@gmail.com, thanhdat5494@gmail.com, hoangtrang@hcm.edu.vn Abstract— Thuật toán biến đổi FFT (Fast Fourier Transform) áp dụng cách rộng rãi nhiều ứng dụng khác bao gồm phân tích phổ tín hiệu hệ thống OFDM (Orthogonal Frequency Division Multi-plexing), trích đặc trưng âm MFCC (Mel Frequency Cepstral Coefficients) hệ thống nhận dạng giọng nói hay hệ thống xử lý số tín hiệu cần phân tích miền tần số nói chung Tuy nhiên, hầu hết nghiên cứu gần đa phần tiếp cận dựa phần mềm kiến trúc phần cứng với số điểm cố định Ngoài ra, việc sử dụng phương pháp xấp xỉ hay dấu chấm tĩnh việc thực thi phần cứng cho thấy hạn chế với sai số lớn mà chuỗi tính toán trở dài với số điểm trở nên lớn nhiều Để khắc phục yếu điểm này, kiến trúc vi mạch cho thuật tốn FFT số hai khơng với số điểm thay đổi tuỳ ý mà cịn áp dụng dấu chấm động với độ xác cao theo quy trình sản xuất ASIC (Application-Specific Integrated Circuit) giới thiệu Một số kết thực nghiệm công nghệ 130nm cho thấy ưu so sánh với thiết kế khác thực Keywords- FFT (Fast Fourier Transform), MDC (Multipath Delay Commutator), OFDM (Orthogonal Frequency Division Multi-plexing), MFCC (Mel Frequency Cepstral Coefficients), dấu chấm động I GIỚI THIỆU Cùng với phát triển không ngừng lĩnh vực xử lý tín hiệu số, khối kiến trúc FFT, thành phần thiếu hệ thống xử lý tín hiệu số, yêu cầu khắt khe nhằm tạo tiện lợi Khá nhiều giải thuật thực thi FFT tiếp cận đạt thành công hỗ trợ ngơn ngữ lập trình máy tính hiệu suất cao [1] Ngồi ra, với phát triển mạnh mẽ phần cứng mà yêu cầu mật độ tích hợp ngày cao, số kiến trúc phần cứng FFT tiếp cận Cụ thể, ứng dụng nhận dạng giọng nói mà kiến trúc trích đặc trưng MFCC tích hợp thuật tốn FFT ví dụ tiêu biểu Các kết [24] cho thấy ứng dụng đặc thù khác ngôn ngữ nhận dạng, số từ nhận dạng độ tích hợp hệ thống yêu cầu thuật toán FFT với số điểm khác Một khảo sát thực bảng cho thấy số thống kê tiêu biểu cấu hình FFT khác kiến trúc trích đặc trưng giọng nói MFCC Một ứng dụng thiếu kiến ISBN: 978-604-67-0635-9 461 trúc FFT hệ thống OFDM đề cập [5-9] Một khảo sát khác thực cho hệ thống qua bảng cho thấy hầu hết cấu hình FFT với số điểm nhỏ với dấu chấm tĩnh Đối với ứng dụng FFT với số điểm lớn từ 128 điểm trở lên, chủ yếu ứng dụng sử dụng khả lập trình với với máy tính hiệu suất cao Chỉ số kiến trúc FFT với số điểm lớn đề cập với xu hướng giảm thiểu phần cứng tối đa Cụ thể khối kiến trúc FFT 128 điểm cấu hình dấu chấm tĩnh đề cập [5], kiến trúc FFT khác với số điểm 256 giới thiệu [9] Từ khảo sát cho thấy ứng dụng sử dụng cấu hình phần cứng FFT cứng nhắc chủ yếu tiếp cận dấu chấm tĩnh Đối với thuật tốn địi hỏi số điểm FFT lớn, không việc thực thi hiệu phần cứng với tốc độ cao mà độ xác trở thành yêu cầu thiếu hệ thống thời gian thực Để đáp ứng điều kiện này, kiến trúc phần cứng FFT với số điểm linh động cấu hình cấp độ lớp cổng cách dễ dàng giới hạn từ 8-4096 với cấu hình dấu chấm động đề nghị Bảng Khảo sát cấu hình FFT trích đặc trưng MFCC Tác giả Cấu hình Thử Ứng dụng Thời nghiệm gian thực thi FFT GIN-DER 256 điểm ASIC MFCC 10,4 µs WU [2] Cơ số (0.18µm) nhận dạng tiếng nói Chin-Teng 256 điểm ASIC MFCC Lin [3] Cơ số 16 (0.13µm) nhận dạng tiếng nói Dongsuk Jeon [4] 1024 điểm Cơ số ASIC (65 nm) MFCC nhận dạng tiếng nói 6,7 µs Phần cịn lại báo trình bày sau, phần II mơ tả kiến trúc chi tiết phần cứng FFT đề nghị Tiếp đó, phần III mô tả kết thiết kế với linh hoạt, độ xác, tốc độ tiêu hao tài nguyên so sánh với thiết kế khác Cuối phần IV kết luận tổng thể trình bày cơng việc dự kiến sau báo Hội Hội Thảo Quốc GiaGia 2015 vềvềĐiện CôngNghệ NghệThông Thông (ECIT 2015) Thảo Quốc 2015 ĐiệnTử, Tử,Truyền TruyềnThông Thông và Công TinTin (ECIT 2015) Bảng Các cấu hình FFT hệ thống OFDM Cấu hình Tác giả Lihong Jia [5] Atin Mukherjee [6] 64 – 8K điểm Cơ số Jungmin Park [7] K Umapathy [8] Ediz Çetin [9] II 128 điểm Cơ số 2/4/8 điểm Cơ số 128 điểm Cơ số 2/4 256 điểm Cơ số N  2  n  k  1 N  2  n 1 k   N  1   j   j  2 Thời N     x n e  x n  e     gian Ứng  n 0 n thực thi dụng FFT   Thử nghiệm Giải Thuật ASIC (0.6µm) Kiểu đường ống OFDM Cánh bướm đơn vị OFDM 19,598 ns  DFTN   x   , x   ,  , x  N      W DFTN   x 1 , x  3 ,  , x  N  1   FPGA (Xilinx Virtx-6) N 1 µs   x  2n  e e N  2 k  1  j   N  x  2n  1 e    2 nk    j N       FPGA (Xilinx Virtex-5) Cánh bướm đơn vị OFDM ASIC (90 nm) Kiểu đường ống MIMOOFDM 40 µs ASIC (0.7µm) Cánh bướm đơn vị 2 Tiếp tục phân tích biểu thức (4) thành tổng DFT cho chuỗi liệu số chẵn DFT cho chuỗi liệu số lẻ theo N N N N , , p  , thu biểu thức (5) 16  DFTN  xeven  n  WNk DFTN  xodd  n  (5) Với OFDM (4) k N 102,4 µs k WN giá N trị N N  WNk W k 0,1, 2,, N  , tính N Để mơ tả cho cơng thức (5), hình cho thấy thứ tự bố trí tầng tính tốn tương ứng cách tổng qt Chi tiết hơn, tầng thứ p bất kỳ, với ≤ p ≤ m, với m=log2N, phần tử N chuỗi đầu vào xếp thành p nhóm, nhóm chứa 2p phần tử 2p-1 phép tính khối cánh bướm đơn vị Với thuật toán số 2, hai phần tử tham gia khối tính cánh bướm tầng thứ p cách số 2p-1 KIẾN TRÚC PHẦN CỨNG THUẬT TOÁN FFT 2.1 Thuật toán FFT FFT thuật toán dùng để tính nhanh DFT hệ thống số Trong hệ thống nay, việc tính tốn DFT sử dụng thuật toán FFT với nhiều lợi so với phương pháp tính tốn trực tiếp Có hai phương pháp để thực thuật tốn FFT, phân huỷ theo thời gian hai phân huỷ theo tần số Trong đó, chọn số khác 2, 4, hay số lớn Bài báo lựa chọn thuật toán FFT số phân huỷ theo thời gian áp dụng rộng rãi hệ thống ứng dụng khác trình bày thơng qua khảo sát bảng bảng Cụ thể, đặc tả việc tính tốn DFT – N điểm thực thi thơng qua thuật tốn FFT số m tầng tính tốn (với N = 2m) , tầng có giá trị đầu vào giá trị đầu riêng biệt Giá trị đầu tầng giá trị đầu vào tầng Thuật toán FFT số phân huỷ theo thời gian phân bổ phương trình DFT thành tổng hai phần, phần DFT cho chuỗi liệu có số chẵn n = [0,2,4,…, N-2] phần lại DFT cho chuỗi liệu có số lẻ n = [1,3,5,…, N-1] biểu thức biến đổi từ (1) đến (4) X(0) X(1) X(2) X(3) X(4) X(5) X(6) X(7) X(N-2) N 1 X(N-1) X  k   x  n  WNnk , k 0,1, 2, , N   2  j  nk  N  chất  WNk , biểu thức cho khung cánh bướm đơn  k 0,1, 2,, vị hình thành (5) với n 0 (3)  n 0 n 0,33 µs (64 điểm) ~ 96,20 µs (8K điểm) với WNnk  e    2 nk    j N       (2) (1) Hình Mơ hình cánh bướm tổng quát FFT N điểm 462 462 Thảo QuốcGia Gia2015 2015về Điện Điện Tử, Truyền Thông Thông Tin Tin (ECIT 2015) HộiHội Thảo Quốc Tử, Truyền ThôngvàvàCông CôngNghệ Nghệ Thông (ECIT 2015) 2.2 Kiến trúc phần cứng thuật toán FFT đề nghị Mem Input Mem w real Mem real Mem real Mem real Mem Imag Mem Imag Mem w imag FFT CORE vị hoàn tất, cặp giá trị tương ứng lưu trữ nhớ nội Mem_imag_3 Mem_real_ Các giá trị sau lưu trữ ngược lại nhớ nội Mem_real_1, Mem_rea_2, Mem_imag_1, Mem_imag_2 trở thành liệu đầu vào cho cánh bướm đơn vị tính tốn tầng Kết thúc q trình FFT, kết lưu trữ hai nhớ nội Mem_imag_3 Mem_real_3 với giá trị phần thực phần ảo riêng biệt Việc truy xuất hai giá trị từ hai nhớ nội thông qua giao thức đọc liệu từ nhớ thông thường với nhóm tín hiệu cho phép ghi wr_ena, địa addr_out liệu ngõ data_out Cụ thể giao diện FFT mô tả chi tiết qua bảng Mem Imag Bảng Chi tiết chức thành phần khối FFT Tên Loại Số Bit Mơ tả addr_input input 12 Địa tín hiệu vào data_input input 32 Tín hiệu vào rd_ena_input input Chân cho phép đọc nhớ chứa liệu ngõ vào fft_ena input Chân cho phép khối FFT thực thi addr_w_r input 12 Địa phần thực hệ số xoay W data_w_r input 32 Dữ liệu phần thực hệ số xoay W addr_w_i input 12 Địa phần ảo hệ số xoay W data_w_i input 32 Dữ liệu phần ảo hệ số xoay W rd_ena_w output Chân cho phép đọc nhớ chứa hệ số xoay W addr_out_r output 12 Địa phần thực tín hiệu data_out_r output 32 Dữ liệu phần thực tín hiệu addr_out_i output 12 Địa phần ảo tín hiệu data_out_i output 32 Dữ liệu phần ảo tín hiệu wr_ena output Chân cho phép ghi kết vào nhớ nội end_fft input Chân cho phép khối FFT kết thúc FFT Control Hình Kiến trúc tổng quát khối FFT addr_input 12 data_input 32 addr_out_r 12 data_out_r 32 addr_out_i 12 data_out_i 32 rd_ena addr_w_r 12 data_w_r FFT wr_ena end_fft addr_w_i data_w_i 32 Về chi tiết bên trong, khối giới thiệu cụ thể sau rd_ena Hình Mơ hình sơ đồ chi tiết khối FFT a/ Các khối nhớ nội Dựa mơ hình cánh bướm thấy việc lặp lặp lại phép toán cộng nhân cánh bướm Sự khác biệt cánh bướm cách truyền giá trị ngõ vào khác tầng hàng tính tốn hình Dựa yếu tố này, kiến trúc FFT đề xuất mô tả với kiến trúc tổng quát hình giao diện hình Kiến trúc tổng quan cho thấy giao diện ngõ vào kiến trúc FFT đề xuất Trước hết, liệu mong muốn tính FFT lưu trữ thông qua việc ghi liệu lên nhớ nội Cụ thể giá trị N điểm FFT nhớ Mem_Input ghi vào nhớ nội Mem_real_1 Sau đó, số điểm FFT thiết lập thông qua ghi nội Kết thúc việc thiết lập, tín hiệu ena_fft kích thích trình tính FFT bắt đầu Trong q trình thực thuật tốn FFT, khối FFT_CORE đảm nhận việc tính toán cho nửa cánh bướm đơn vị Khi cánh bướm đơn Mem Control Int Reg clk rst_n ena_rd ena_wr Int Reg Logic Block addr_rd 12 addr_wr 12 32 MEM 32 BIT rd/wr Hình Kiến trúc khối nhớ nội 463 463 32 Hội Thảo Quốc Gia 2015 Điện Tử, Truyền Thông Công Nghệ Thông Tin (ECIT 2015) Hội Thảo Quốc Gia 2015 Điện Tử, Truyền Thông Công Nghệ Thông Tin (ECIT 2015) Khối nhớ nội đơn giản kiến trúc nhớ thư viện có sẵn cơng nghệ 130nm mà báo tiếp cận, nhiên để sử dụng linh hoạt khối kiến trúc này, điều khiển kèm thiết kế cho phép việc đọc ghi hiệu Hình cho thấy giao diện kết hợp chi tiết khối điều khiển kiến trúc nhớ nội thư viện có sẵn xác, mơ hình điều khiển với trạng thái chi tiết mô tả hình bảng b/ Khối cánh bướm đơn vị (FFT CORE) Hình Mơ hình chuyển trạng thái cho khối FFT Bảng Mơ tả q trình chuyển trạng thái Trạng thái Mơ tả RESET Reset tồn khối kiến trúc FFT INITIAL Bắt đầu trình lấy liệu từ nhớ FIRST_ARRANGE Thực phép toán đảo bit để xếp chuỗi liệu đầu vào ban đầu BUTTERFLY Thực phép toán cánh bướm đơn vị WAIT Tạo khoảng đợi cánh bướm đơn vị thực thi LOOP_ARRANGE Sắp xếp chuỗi liệu đầu sau phép tốn cánh bướm Hình Mơ tả cánh bướm đơn vị Các phép tính cấu thành khối cánh bướm đơn vị thực số dấu chấm động 32 bit theo chuẩn IEEE 754 Tính tốn cánh bướm chất bao gồm cộng phức, trừ phức nhân phức Chi tiết phép toán cánh bướm thực hình cơng thức (5) Cụ thể, cộng phức tạo từ cộng thông thường, cho phần thực cho phần ảo Bộ cộng phức thực cho trừ phức việc đảo bit số dấu chấm động 32 bit để tiết kiệm diện tích Bộ nhân phức bao gồm cộng thực, trừ thực nhân thực Tóm lại, cánh bướm đơn vị có cộng thực nhân thực mơ tả thứ tự thực thi phép tốn cho hình phép tốn tương ứng cơng thức (5) Tương ứng phép tốn số dấu chấm động 32 bit tốn 10 chu kỳ Do đó, với kiến trúc tương ứng hình cho thấy ước lượng cánh bướm hoàn tất yêu cầu 30 chu kỳ bao gồm trình điều khiển việc đọc ghi giá trị ngõ vào ngõ III THỰC NGHIỆM VÀ ĐÁNH GIÁ KẾT QUẢ Theo quy trình thiết kế ASIC, trước hết đặc tả kiến trúc FFT thực thi ngôn ngữ mô tả phần cứng Verilog cấp độ RTL Sau đó, thiết kế kiểm tra với tập tín hiệu ngõ vào ngẫu nhiên thay đổi Các kết tương ứng so sánh với kết phần mềm Matlab cho thấy mức độ xác thiết kế Cụ thể bảng khảo sát thuật toán FFT phần cứng từ điểm đến 1024 điểm cho thấy kết sai số xác thực thi phần cứng so với cơng thức xác Matlab Kết sai số nhỏ cho thấy hiệu việc áp dụng dấu chấm động Bảng So sánh kết mô phần cứng phần mềm Sai số trung bình Sai số trung bình Số điểm phần thực (Er) phần ảo (Ei) điểm 1,034 10-7 2,649 10-7 -7 16 điểm 2,915 10 6,786 10-7 32 điểm 5,278 10-8 2,930 10-8 -7 64 điểm 1,286 10 2,459 10-8 -7 128 điểm 3,083 10 1,326 10-8 256 điểm 1,009 10-7 1,351 10-8 -7 512 điểm 1,107 10 7,432 10-8 -7 1024 điểm 1,138 10 9,462 10-9 Hình Mơ tả chi tiết phép toán cánh bướm đơn vị Với cơng thức tính sai số trung bình trình bảy (6) mà n số điểm FFT, x kết mô phần cứng ngôn ngữ Verilog y giá trị mô phần mềm ngôn ngữ Matlab c/ Khối điều khiển Để điều khiển nhịp nhàng giá trị ngõ vào tương ứng cho thứ tự thực cánh bướm đơn vị 464 464 Hội Thảo Quốc Gia 2015 Điện Tử, Truyền Thông Công Nghệ Thông Tin (ECIT 2015) Hội Thảo Quốc Gia 2015 Điện Tử, Truyền Thông Công Nghệ Thông Tin (ECIT 2015) đề xuất đạt tần số vượt trội so với thiết kế khác nhờ vào việc thiết kế FFT_CORE đơn giản Trong so sánh mặt thời gian thực thi, với tần số tối đa đạt tối ưu kiến trúc khác thời gian thực thi cải thiện phần nhỏ cho thấy việc lặp lặp lại trình tính tốn cánh bướm có hạn chế định Một lợi khác kiến trúc thiết kế đề nghị việc mở rộng giới hạn số điểm tính FFT lớn thực cách dễ dàng cấp độ mức cổng mà khơng ảnh hưởng nhiều đến tồn hệ thống Điều cho thấy khả tái sử dụng tính linh động thiết kế phần cứng Mặt khác, việc mở rộng số điểm khơng ảnh hưởng đến diện tích thiết kế khối FFT_CORE mà ảnh hưởng đến dung lượng nhớ nội Tổng cộng có nhớ nội đề xuất với dung lượng Cụ thể thiết kế đề xuất tối đa 4096 điểm tương đương cần nhớ nội với có dung lượng 128Kb tương đối nhỏ n E /x y / i i i (6) n T 10  [TFIRST ARRANGE   log N -  TBUTTERFLY &WAITE & LOOP ARRANGE  TLOOP ARRANGE ]  10  3N  15    log N -    N  13   N     10[ N  13  log N - 9] (7) Với N từ đến 4096 tương ứng số chu kỳ thời gian tương ứng tần số 500Mhz bảng Bảng Số xung clock trì hoãn thời gian tương ứng Số điểm FFT Số chu kỳ trì hỗn Thời gian trì hỗn (ns) 780 1560 16 1710 3420 32 3760 7520 64 8370 16740 128 18740 37480 256 41910 83820 512 93240 186480 1024 206010 412020 2048 451900 903800 4096 984510 1969020 IV Một kiến trúc vi mạch FFT động với độ xác cao giới thiệu phân tích chi tiết Các kết thu từ quy trình thiết kế ASIC cho thấy hiệu thiết kế so với thiết kế tham khảo khác việc so sánh độ xác tốc độ độ linh động ứng dụng Việc thiết kế FFT động bước đầu cho việc hồn chỉnh kiến trúc trích đặc trưng MFCC động mà áp dụng cho hầu hết hệ thống nhận dạng giọng nói mà thích nghi với chất giọng khác số lượng nhận dạng công việc tới cần thực Bảng So sánh kết tổng hợp xuống lớp cổng Số Công Thời gian Tần Số Công Điểm suất thực thi Tác Giả (MHz) Nghệ FFT (mW) FFT GIN-DER ASIC 256 100 89,18 10.4 µs WU [2] (0.18µm) Chin-Teng ASIC 256 100 22.37 Lin [3] (0.13µm) Dongsuk ASIC 1024 19 6,7 µs Jeon [4] (65 nm) Lihong Jia ASIC 128 50 400 µs [5] (0.6µm) Atin Mukherjee[6] K Umapathy [8] Ediz Çetin [9] FFT đề nghị FPGA (Xilinx Virtx-6) ASIC (90 nm) ASIC (0.7µm) ASIC (130nm) 51 - 19.598 ns 128 40 - 40 µs 256 40 - 102,4 µs 84096 500 3.44 1.5µs1.969ms KẾT LUẬN Acknowledgement - Nghiên cứu tài trợ Bộ Khoa Học Công Nghệ qua đề tài có mã số KC.01.23/11-15 TÀI LIỆU THAM KHẢO [1] [2] [3] [4] [5] [6] Dựa bảng cho thấy số chu kỳ gần tăng gấp hai lần mà số điểm cần tính FFT tăng gấp đơi Tuy nhiên với tần số đạt trình tổng hợp lớp cổng vật lý công nghệ 130nm 500 Mhz, thời gian trì hỗn lớn tương ứng cấu hình lớn 4096 tương đương ms cho thấy tính khả thi đáp ứng thời gian thực Các kết tổng hợp so sánh với thiết kế tham khảo khác thống kê bảng Dựa giá trị so sánh bảng cho thấy thiết kế [7] [8] [9] 465 465 Teo Cupaiuolo, Daniele Lo Iacono, "A Flexible and Fast Software Implementation of FFT on the BPE platform" in Design, Automation & Test in Europe Conference & Exhibition, March 2012, pp.1467-1470 Gin-der Wu, Ying Lei, "A Register Array Based Low Power FFT Processor" in Journal of Information Science and Engineering, vol.24, Issue 3, pp 981-991, 2008 Chin-Teng Lin, Yuan-Chu Yu, Lan-Da Van, "Cost-Effective TripleMode Reconfigurable Pipeline" in IEEE Transactions On Very Large Scale Integration (VLSI) Systems, vol 16, no 8, pp 1058-1071, 2008 Dongsuk Jeon, Mingoo Seok, Chaitali Chakrabarti, David Blaauw, Dennis Sylvester, "Energy-Optimized High Performance FFT Processor" in ICASSP, 2011, pp 1701-1704 Lihong Jia, Bingxin Li, Yonghong Gao, Hannu Tenhunen, "Implementation of A Low Power 128-Point FFT" in Solid-State and Integrated Circuit Technology, Beijing, 1998, pp.369-372 Atin Mukherjee, Amitabha Sinha, Debesh Choudhury, "A Novel Architecture of Area Efficient FFT" in ACM SIGARCH Computer Architecture News, December 2014 Jungmin Park, "Design of a radix-8/4/2 FFT processor for OFDM" in Iowa State University of Science and Technology, Ames, Iowa, 2011 K Umapathy, D Rajaveerappa, "Low Power 128-Point Pipeline FFT Processor using Mixed Radix 4/2 for MIMO OFDM Systems" in International Journal of Soft Computing and Engineering (IJSCE), vol 2, no 5, pp 177-179, November 2008 Ediz Çetin, Richard C S Morling, Izzet Kale, "An Integrated 256-point Complex FFT Processor for Real-time Spectrum Analysis and Measurement" in IEEE Proceedings of Instrumentation and MeasurementTechnology Conference, Canada, May 1997, pp.96-101  ... Một kiến trúc vi mạch FFT động với độ xác cao giới thiệu phân tích chi tiết Các kết thu từ quy trình thiết kế ASIC cho thấy hiệu thiết kế so với thiết kế tham khảo khác vi? ??c so sánh độ xác tốc độ. .. Jia [5] Atin Mukherjee [6] 64 – 8K điểm Cơ số Jungmin Park [7] K Umapathy [8] Ediz Çetin [9] II 128 điểm Cơ số 2/4/8 điểm Cơ số 128 điểm Cơ số 2/4 256 điểm Cơ số N  2  n  k  1 N  2 ... xác tốc độ độ linh động ứng dụng Vi? ??c thiết kế FFT động bước đầu cho vi? ??c hồn chỉnh kiến trúc trích đặc trưng MFCC động mà áp dụng cho hầu hết hệ thống nhận dạng giọng nói mà thích nghi với chất