Đang tải... (xem toàn văn)
Khái niệm chung về busBus: tập hợp các đường kết nối dùng để vận chuyển thông tin giữa các thành phần của máy tính với nhau. Độ rộng bus: là số đường dây của bus có thể truyền thông tin đồng thời. Tính bằng bit. Phân loại cấu trúc bus: ▪ Cấu trúc đơn bus ▪ Cấu trúc đa bus▪ Bus đồng bộ: Có đường tín hiệu Clock Các sự kiện xảy ra trên bus được xác định bởi xung nhịp Clock. ▪ Bus không đồng bộ: Không có đường tín hiệu Clock Một sự kiện trên bus kết thúc sẽ kích hoạt sự kiện tiếp theo.
TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI KHOA CÔNG NGHỆ THÔNG TIN BÁO CÁO BÀI TẬP LỚN MÔN HỌC KIẾN TRÚC MÁY TÍNH ***** Đề tài 13: Nghiên cứu tìm hiểu vi mạch điều khiển BUS 8288 ( bus controller) Nhóm thực hiện: 12 Lớp : Kỹ Thuật Phần Mềm – K9 Đặng Văn Nam 2.Hoàng Đức Nam Nguyễn Văn Sơn 4.Nguyễn Bá Thành Nguyễn Ngọc Tùng LỜI NÓI ĐẦU Đây báo cáo cho đề tài:”Nghiên cứu tìm hiểu vi mạch điều khiển BUS 8288 ( bus controller)”- mã đề 13 trình bày hiểu biết em đề tài Bản báo cáo gồm phần: - Phần 1: Trình bày đặc điểm, chức loại BUS máy tính Đưa định nghĩa BUS máy tính, cung cấp cho người đọc kiến thức BUS Trình bày vai trị chức BUS - Phần 2: Trình bày sơ đồ khối, chức khối BUS 8288 với CPU - Phần 3: Trình bày sơ đồ chân, chức chân tín hiệu BUS 8288 với CPU - Phần 4: Trình bày sơ đồ phối ghép BUS 8288 với CPU Trong trình nghiên cứu, khơng tránh khỏi sai sót, mong thơng cảm đóng góp bổ sung thầy cô giáo bạn học sinh,sinh viên Em xin chân thành cảm ơn! MỤC LỤC I.Trình bày đặc điểm, chức loại BUS máy tính 1.Khái niệm chung bus -Bus: tập hợp đường kết nối dùng để vận chuyển thơng tin thành phần máy tính với - Độ rộng bus: số đường dây bus truyền thơng tin đồng thời Tính bit Phân loại cấu trúc bus: ▪ Cấu trúc đơn bus ▪ Cấu trúc đa bus ▪ Bus đồng bộ: - Có đường tín hiệu Clock - Các kiện xảy bus xác định xung nhịp Clock ▪ Bus khơng đồng bộ: - Khơng có đường tín hiệu Clock - Một kiện bus kết thúc kích hoạt kiện 2.Đặc điểm chức loại bus hệ thống máy tính a.Bus địa * Đặc điểm Bus địa (Address bus): hệ thống bus thường có 8, 16, 20, 24, 32 hay 64 đường dây song song chuyển tải thơng tin bít địa Khi đọc/ghi nhớ, CPU đưa bus địa ô nhớ liên quan Khả phân biệt địa (số lượng địa cho ô nhớ mà CPU có quản lý được) phụ thuộc vào số bít bus địa ▪ Độ rộng bus địa chỉ: xác định dung lượng nhớ cực đại hệ thống ▪ Nếu độ rộng bus địa N bit (gồm N đường dây AN-1 , AN-2 , , A2 , A1 , A0 ) thì: có khả vận chuyển N bit địa đồng thời có khả đánh địa tối đa 2N ngăn nhớ = 2N Byte gọi khơng gian địa nhớ Ví dụ: • - - Chức Chức năng: vận chuyển địa từ CPU đến mô- đun nhớ hay mô-đun vào-ra để xác định ngăn nhớ hay cổng vào-ra mà CPU cần trao đổi thông tin b Bus liệu * Đặc điểm Bus liệu (data bus): thường có 8, 16, 32, 64 (hoặc hơn) đường dây tùy theo vi xử lý cụ thể Số lượng đường dây bus liệu định số bít liệu mà CPU có khả xử lý lúc.Bus liệu kênh truyền tải thông tin theo hai chiều CPU nhớ thiết bị ngoại vi vào Bus liệu điều khiển CPU để đọc viết liệu mã lệnh thực thi trình hoạt động CPU Độ rộng bus liệu: xác định số bit liệu trao đổi đồng thời Nếu độ rộng bus liệu M bit ( gồm M đường dây DN-1 , DN-2 , , D2 , D1 , D0 ) nghĩa đường bus liệu vận chuyển đồng thời M bit liệu M thường 8, 16, 32, 64 bit Ví dụ : * Chức - Vận chuyển lệnh từ nhớ đến CPU - Vận chuyển liệu CPU , mô-đun nhớ mô-đun vào- với c.Bus điều khiển * Đặc điểm Bus điều khiển (control bus) :thường gồm hàng chục đường dây tín hiệu khác Mỗi tín hiệu điều khiển có chiều định hoạt động CPU đưa tín hiệu điều khiển tới khối khác hệ.Đồng thời, CPU nhận tín hiệu điều khiển từ khối để phối hợp hoạt động toàn hệ * Chức ▪ Chức năng: vận chuyển tín hiệu điều khiển ▪ Các loại tín hiệu điều khiển: + Tín hiệu điều khiển đọc ghi (bộ nhớ, cổng nhập xuất) + Tín hiệu điều khiển ngắt + Tín hiệu điều khiển bus * Các tín hiệu phát từ CPU để điều khiển đọc/ghi: Memory Read (MEMR): điều khiển đọc liệu từ ngăn nhớ có địa xác định lên bus liệu Memory Write (MEMW): điều khiển ghi liệu có sẵn bus liệu đến ngăn nhớ có địa xác định I/O Read (IOR): điều khiển đọc liệu từ cổng vào- có địa xác định lên bus liệu I/O Write (IOW): điều khiển ghi liệu có sẵn bus liệu cổng có địa xác định *Các tín hiệu điều khiển ngắt: Interrupt Request (INTR): Tín hiệu từ điều khiển vào- gửi đến yêu cầu ngắt CPU để trao đổi vào-ra Tín hiệu INTR bị che Interrupt Acknowledge (INTA): Tín hiệu phát từ CPU báo cho điều khiển vào-ra biết CPU chấp nhận ngắt Non Maskable Interrupt (NMI): tín hiệu ngắt khơng che gửi đến ngắt CPU Reset: Tín hiệu từ bên ngồi gửi đến CPU thành phần khác để khởi động lại máy tính *Các tín hiệu điều khiển bus: Bus Request (BRQ) / Hold: Tín hiệu từ điều khiển vào-ra chuyên dụng gửi đến yêu cầu CPU chuyển nhượng quyền sử dụng bus Bus Grant (BGT) / Hold Acknowledge: Tín hiệu phát từ CPU chấp nhận chuyển nhượng quyền sử dụng bus Lock: Tín hiệu khóa khơng cho xin chuyển nhượng bus Unlock: Tín hiệu mở khóa cho xin chuyển nhượng bus Kết luận chung loại bus : ▪ Tất thành phần nối vào đường bus chung ▪ Tại thời điểm, bus phục vụ yêu cầu trao đổi liệu ▪ Bus phải có tốc độ tốc độ thành phần nhanh hệ thống ▪ Bus phụ thuộc vào cấu trúc bus xử lý mô-đun nhớ mô-đun vào-ra phụ thuộc vào xử lý cụ thể Cần phải thiết kế bus phân cấp hay cấu trúc đa bus 3.Phân cấp bus máy tính ▪ Phân cấp thành nhiều bus khác cho thành phần: Bus xử lý Bus nhớ Các bus vào-ra ▪ Phân cấp bus khác tốc độ ▪ Các bus nối ghép với mô-đun nhớ mô-đun vào-ra không phụ thuộc vào xử lý cụ thể 4.Các loại bus điển hình máy tính ▪ Bus xử lý (Front Side Bus – FSB): có tốc độ nhanh ▪ Bus nhớ (nối ghép với mô-đun nhớ RAM) ▪ AGP bus (Accelerated Graphic Port) – cổng tăng tốc đồ họa: nối ghép với card hình • Thiết kế dạng 32 bit, sử dụng tần số thấp 66 MHz • Băng thơng • AGP 1X: 266 MBps • AGP 2X: 533 MBps • AGP 4X: 1066 MBps • AGP 8X: 2133 MBps ▪ PCI bus (Peripheral Component Interconnect): nối ghép với TBNV có tốc độ trao đổi liệu nhanh • Đang sử dụng rộng rãi để kết nối với thiết bị ngoại vi • Thiết kế ban đầu • Truyền liệu 32 bit • Tần số 33 MHz Băng thông 132MBps Từ phiên PCI 2.1 Truyền liệu 64 bit Tần số 66MHZ Băng thông 533MBps PCI-X (PCI eXtended) Được kế để dùng cho server Truyền liệu 64 bit PCI-X 1.0: tần số 133MHz băng thông 1066MBps PCI-X 2.0 • Tần số 266MHz băng thơng 2133 MBps • Tần số 533MHz băng thông 4266 MBps ▪ USB (Universal Serial Bus): bus nối tiếp đa ▪ IDE (Integrated Drive Electronics): bus kết nối với ổ đĩa cứng ổ đĩa quang (CD, DVD, …) Sơ đồ hệ thống bus ghép với CPU Trong sơ đồ Hình 1-1, ta thấy rõ khối chức hệ vi xử lý gồm: − Khối xử lý trung tâm (CPU); − Bộ nhớ bán dẫn (ROM-RAM); − Khối phối ghép với thiết bị ngoại vi (I/O Interface); −Các bus truyền thông tin địa chỉ, liệu điều khiển II.Sơ đồ khối chức vi mạch điều khiển BUS 8288 Ở chế độ MAX số tín hiệu điều khiển cần thiết tạo sở tín hiệu trạng thái nhờ dùng mạch điều khiển bus 8288 Chế độ MAX sử dụng có đồng xử lý toán học 8087 o [O]: Các chân trạng thái dùng chế độ MAX để ghép với mạch điều khiển bus 8288 Các tín hiệu 8288 dùng để tạo tín hiệu điều khiển chu kỳ hoạt động bus bảng Sơ đồ khối vi mạch điều khiển BUS 8288 2.Chức khối S0,S1,S2 : tín hiệu đầu vào mạch điều khiển bus 8288 để giải mã tạo tín hiệu lệnh cho điều khiển hệ thống chu kỳ hoạt động bus CLK, AEN, CEN, IOB: đầu vào điều khiển : AEN ( chân 6) : cho phép địa tín hiệu lệnh 8288 sau khoảng từ 110 ns đến 250 ns để chờ địa chốt bus địa CEN (chân 15): CEN =0 tất đầu tín hiệu đầu điều khiển DEN, PDEN 8288 trở trạng thái không tích cực Khi CEN=1 tín hiệu 8288 phép tích cực IOB( chân 1) : Chế độ vào / bus Khi IOB =1 8288 chế độ bus vào / với thiết bị ngoại vi ( bảng 4.3 : tất tín hiệu lệnh 8288 điều khiển vào với thiết bị ngoại vi) MRDC, MWTC, AMWC, IORC, IOWC, AIOWC, INTA : Là khối tín hiệu lệnh có chức đọc ghi thiết bị nhớ thiết bị ngoại vi DT/R , DEN, MCE,PDEN, ALE : Cho phép chốt địa chỉ, thu phát liệu điều khiển ngắt III.Sơ đồ chân chức chân tín hiệu vi mạch điều khiển BUS 8288 Mạch điều khiển bus 8288 Vi mạch 8288 mạch điều khiển bus sử dụng số tín hiệu điều khiển CPU cung cấp tất tín hiệu điều khiển cần thiết cho hệ vi xử lý CPU 8086 làm việc chế độ MAX 1.Sơ đồ chân tín hiệu 8288 2.Chức chân tín hiệu 8288 bao gồm: [S2(chân 18), S1(chân 3), S0(chân 19)]: tín hiệu trạng thái lấy từ CPU Tuỳ theo tín hiệu mà mạch 8288 tạo tín hiệu điều khiển khác chân để điều khiển hoạt động thiết bị nối với CPU CLK (Clock) (chân 2): đầu vào nối với xung đồng hồ hệ thống (từ mạch 8284) dùng để đồng toàn xung điều khiển từ mạch 8288 CEN (Command Enable) (chân 15): tín hiệu đầu vào phép đưa tín hiệu DEN tín hiệu điều khiển khác 8288 IOB (Input / Output Bus Mode ) (chân 1): tín hiệu để điều khiển mạch 8288 làm việc chế độ bus khác Khi IOB = 8288 làm việc chế độ bus vào/ra, IOB = mạch 8288 làm việc chế độ bus hệ thống (như máy IBM PC) [MRDC](chân 7): tín hiệu điều khiển đọc nhớ Nó kích hoạt nhớ đưa liệu bus [MWTC] (chân 9) : tín hiệu điều khiển ghi nhớ ghi nhớ kéo dài [AMWC]( Memory write command)(chân 8): tương tự MWTC , hoạt động sớm lên chút để tạo khả cho nhớ chậm có thêm thời gian ghi [IORC](chân 13): tín hiệu điều khiển đọc thiết bị ngoại vi Nó kích hoạt thiết bị chọn để thiết bị đưa liệu bus [IOWC] (chân 11) : tín hiệu điều khiển ghi thiết bị ngoại vi [AIOWC](chân 12): tín hiệu điều khiển ghi thiết bị ngoại vi ghi thiết bị ngoại vi kéo dài [AIOWC] (advanced I/O write command) tương tự , hoạt động sớm lên chút để tạo khả cho I/O chậm có thêm thời gian ghi [INTA](chân 14): đầu để thông báo CPU chấp nhận yêu cầu ngắt thiết bị ngoại vi lúc thiết bị ngoại vi phải đưa số hiệu ngắt bus để CPU đọc DEN (Data Enable)(chân 16): điều khiển bus liệu thành bus cục hay bus hệ thống MCE / PDEN ( Master Casade Endable / Peripheral Data Enable) (chân 17): định chế độ làm việc cho mạch điều khiển ngắt PIC 8259 để làm việc chế độ master DT / R ( Data Transmit / Receive ) (chân 4): CPU truyền (1) hay nhận (0) liệu ALE ( Address Latch Enable )(chân 15): tín hiệu cho phép chốt địa , tín hiệu thường nối với chân G 74573 để điều khiển chốt địa IV Sơ đồ phối ghép BUS 8288 với CPU ( CPU 8086 chế MAX ) Sơ đồ cho thấy CPU 8086 nối ghép với mạch phụ trợ như: - Bộ điều khiển bus 8288 Bộ tạo xung đồng hồ 8284 Bộ khuếch đại đệm 74LS245 Bộ chốt địa 74LS373 V.Kết luận vi mạch điều khiển bus 8288 Qua phần tìm hiểu nghiên cứu đề tài vi mạch điều khiển bus 8288 , thấy : - Đặc điểm , chứng hệ thống bus máy tính + Khái niệm chung bus + Đặc điểm chức loại bus máy tính : Bus liệu , bus điều khiển , bus địa + Phân cấp bus + Các loại bus điển hình máy tính - Sơ đồ khối chức năng 8288 +Khối lệnh đầu vào điều khiển + Các tín hiệu lệnh đọc , ghi thiết bị nhớ thiết bị ngoại vi + Khối lệnh chốt thu phát liệu điều khiển - Sơ đồ chân chức chân tín hiệu điều khiển bus 8288 ... vi DT/R , DEN, MCE,PDEN, ALE : Cho phép chốt địa chỉ, thu phát liệu điều khiển ngắt III.Sơ đồ chân chức chân tín hiệu vi mạch điều khiển BUS 8288 Mạch điều khiển bus 8288 Vi mạch 8288 mạch điều. .. với mạch điều khiển bus 8288 Các tín hiệu 8288 dùng để tạo tín hiệu điều khiển chu kỳ hoạt động bus bảng Sơ đồ khối vi mạch điều khiển BUS 8288 2.Chức khối S0,S1,S2 : tín hiệu đầu vào mạch điều. .. Mode ) (chân 1): tín hiệu để điều khiển mạch 8288 làm vi? ??c chế độ bus khác Khi IOB = 8288 làm vi? ??c chế độ bus vào/ra, IOB = mạch 8288 làm vi? ??c chế độ bus hệ thống (như máy IBM PC) [MRDC](chân