Bài giảng Kỹ thuật số: Phần 2

Nối tiếp phần 1, Bài giảng Kỹ thuật số: Phần 2 tiếp tục trình bày những nội dung về mạch logic tuần tự; mô hình toán học; phần tử nhớ của mạch tuần tự; đầu vào không đồng bộ của trigơ; chuyển đổi giữa các loại trigơ; phân tích mạch tuần tự; bộ đếm, phân tích và thiết kế bộ đếm; bộ ghi dịch (Shift Register); thanh chốt dữ liệu (Latch);... Mời các bạn cùng tham khảo!

HỌC VIỆN CƠNG NGHỆ BƯU CHÍNH VIỄN THƠNG TRẦN THỊ THÚY HÀ BÀI GIẢNG KỸ THUẬT SỐ HÀ NỘI – 12.2013 CHƯƠNG MẠCH LOGIC TUẦN TỰ GIỚI THIỆU Chúng ta nghiên cứu phép phân tích thiết kế mạch logic tổ hợp Mặc dù quan trọng phần hệ thống kỹ thuật số Một phần quan trọng hệ thống kỹ thuật số khác phân tích thiết kế mạch Tuy nhiên việc thiết kế mạch lại phụ thuộc vào việc thiết kế mạch tổ hợp đề cập chương Có nhiều ứng dụng mà đầu số phải tạo để phù hợp với nhận tín hiệu vào u cầu khơng thể thoả mãn việc sử dụng hệ thống logic tổ hợp Những ứng dụng yêu cầu đầu không phụ thuộc vào điều kiện đầu vào có mà cịn phụ thuộc vào lịch sử đầu vào Lịch sử cung cấp cách phản hồi từ đầu lại đầu vào Mạch logic phụ thuộc vào trạng thái đầu vào phụ thuộc vào trạng thái Mạch chia làm hai loại mạch khơng đồng mạch đồng Trong phần giới thiệu phần tử nhớ mạch Cách phân tích thiết kế mạch đơn giản phức tạp NỘI DUNG 4.1 KHÁI NIỆM CHUNG VÀ MƠ HÌNH TỐN HỌC 4.1.1 Khái niệm chung Trong chương này, nói đến hệ thống số gọi mạch logic (hay gọi mạch dãy - Sequential Circuit) Hoạt động hệ có tính chất nhau, tức trạng thái hoạt động mạch điện phụ thuộc trực tiếp đầu vào mà phụ thuộc vào trạng thái bên trước Nói cách khác hệ thống làm việc theo nguyên tắc có nhớ 4.1.2 Mơ hình tốn học Mạch mạch bao gồm mạch logic tổ hợp mạch nhớ Mạch nhớ trigơ Đối với mạch tuần tự, đáp ứng hệ thống mạch điện không phụ thuộc trực tiếp vào tín hiệu vào (X) mà cịn phụ thuộc vào trạng thái nội (Q) Có thể mơ tả sơ đồ khối tổng qt mạch Ở đây: X - tập tín hiệu vào Q - tập trạng thái trước mạch W - hàm kích Z - hàm Hoạt động mạch mô tả mối quan hệ toán học sau: Z = f(Q, X) 79 Hình Sơ đồ khối mạch Trong phương trình tốn học mạch thấy có hai thơng tin Đó thơng tin trạng thái mạch thông tin tín hiệu mạch Hai thơng tin phụ thuộc đồng thời vào trạng thái bên trước mạch (Q) tín hiệu tác động vào (X) Có thể viết lại biểu thức sau: Z = f [Q(n), X] ; Trong đó: Q (n +1) = f [Q(n), X] Q(n +1): trạng thái mạch Q(n): trạng thái bên trước Để hiểu rõ mạch tuần tự, xét phần tử có mạch Mạch logic tổ hợp xét chương cịn phần tử nhớ trigơ 4.2 PHẦN TỬ NHỚ CỦA MẠCH TUẦN TỰ 4.2.1 Các loại Trigơ Định nghĩa: Trigơ phần tử có khả lưu trữ (nhớ) hai trạng thái ổn định tương ứng với hai mức logic Trigơ tiếng Anh gọi Flip – Flop viết tắt FF hay Latch Khi tác dụng tín hiệu tới đầu vào có cực tính biên độ thích hợp, trigơ chuyển hai trạng thái cân bằng, giữ nguyên trạng thái chừng chưa có tín hiệu tác dụng làm thay đổi trạng thái Trạng thái trigơ khơng phụ thuộc vào tín hiệu đầu vào mà phụ thuộc vào trạng thái Như có tính chất nhớ sử dụng làm phần tử nhớ Trigơ tạo thành từ phần tử logic Trigơ có từ đến vài lối điều khiển, có hai đầu luôn ngược Q Q Tuỳ loại trigơ có thêm đầu vào lập (PRESET) đầu vào xoá (CLEAR) Ngồi ra, trigơ cịn có đầu vào đồng (CLOCK) Hình 4.2 sơ đồ khối tổng quát trigơ 80 Hình Sơ đồ tổng quát trigơ Phân loại: Theo chức làm việc của đầu vào điều khiển: thường sử dụng loại trigơ đầu vào trigơ D, T; loại hai đầu vào trigơ RS, trigơ JK Theo phương thức hoạt động có hai loại: trigơ đồng trigơ không đồng Trong loại trigơ đồng lại chia làm hai loại: trigơ thường trigơ chủ - tớ (Master- Slave) Sơ đồ khối phân loại trigơ cho hình 4.3 Hình Sơ đồ phân loại trigơ 4.2.1.1 Trigơ RS a) Trigơ RS khơng đồng Hình 4 Sơ đồ ký hiệu trigơ RS không đồng Trigơ RS loại có hai đầu vào điều khiển S, R Chân S gọi đầu vào "lập" (SET) R gọi đầu vào "xố" (RESET) Hình 4.4 ký hiệu trigơ RS sơ đồ logic Hình 4.5 sơ đồ nguyên lý trigơ RS RS đồng 81 Hình Sơ đồ nguyên lý trigơ RS không đồng cổng NOR cổng NAND b) Nguyên lý hoạt động trigơ RS không đồng cổng NAND Khi khơng có tín hiệu, tức R  S  , mạch có hai trạng thái ổn định Q = Q  Q = Q  Đầu cổng nối trực tiếp với đầu vào cổng kia, mạch có hồi tiếp dương, mạch hồn tồn trì trạng thái có Giả sử trigơ có trạng thái Q = Q  1, đưa xung âm vào đầu S mạch chuyển nhanh sang trạng thái Q = 1, Q  , tự động trì trạng thái Vì xung âm đầu vào gọi xung kích Giả sử trigơ có trạng thái Q = 1, Q  , đưa xung âm vào đầu R mạch chuyển nhanh sang trạng thái Q = 0, Q  Vì tín hiệu đầu vào S thiết lập trigơ trạng thái Q = 1, tín hiệu đầu vào R xóa trigơ trạng thái Q = 0, nên thường gọi S đầu vào đặt (Set) đầu R đầu vào xóa (Reset) S R Q n 1 Mod hoạt động 0 1 1 x Qn Cấm Lập Xóa Nhớ Bảng 4.1 Bảng trạng thái trigơ RS cổng NAND Mạch khơng cho phép đồng thời đưa tín hiệu vào R S , tức trạng thái R  S  bị cấm Vì R  S  Q Q đồng thời 1, trạng thái ổn định trigơ RS, xác định trạng thái trước n Chúng ta xem Q , R , S biến hàm logic Q n 1 Căn vào bảng Các nơ hình 4.6 tìm phương trình đặc trưng: Q n 1  S  R Q n  S.R 1 Hình 4.6 trình bày bảng Các nô Q (4.1) n 1 82 SR Hình Bảng Các nơ Qn 1 Bảng trạng thái trigơ RS dùng cổng NOR cho bảng 4.2 S 0 1 R 1 Qn+1 Qn x Mod hoạt động Nhớ Xoá Lập Cấm Bảng 4.2 Bảng trạng thái trigơ RS C 1 S x 0 R x Qn+1 Qn Qn Mod hoạt động Nhớ Nhớ Xoá Lập 1 x Cấm Bảng 4.3 Bảng trạng thái trigơ RS đồng cổng NAND Đặc điểm Trigơ bản: - Ưu điểm: Mạch đơn giản, nhớ bit, sở để cấu trúc Trigơ hồn hảo - Nhược điểm: Tín hiệu trực tiếp điều khiển trạng thái đầu ra, ứng dụng bị hạn chế, tín hiệu vào ràng buộc lẫn nhau, không trạng thái cấm c) Trigơ RS đồng Hình Sơ đồ ký hiệu trigơ RS đồng Hình Sơ đồ nguyên lý trigơ RS đồng cổng NOR cổng NAND Sơ đồ ký hiệu trigơ RS đồng hình 4.7 83 Để khắc phục nhược điểm loại trigơ RS trực tiếp điều khiển, người ta thêm vào cổng điều khiển tín hiệu điều khiển, trigơ RS đồng trình bày hình 4.8 Ngun lí hoạt động trigơ RS đồng cổng NAND: Khi C = cổng vào bị ngắt, trigơ RS khơng tiếp thu tín hiệu vào, mạch trì trạng thái cũ Khi C = cổng vào thơng, mạch sẵn sàng tiếp thu tín hiệu vào R, S Nguyên lí hoạt động trigơ RS đồng giống trigơ RS bản, chúng khác tiếp nhận tín hiệu đầu vào R, S C = Vì lí nên gọi trigơ RS đồng Bảng trạng thái bảng 4.3 Đồ thị thời gian dạng xung trình bày hình 4.9 Hình Đồ thị thời gian dạng xung trigơ RS Ưu điểm: Điều khiển chọn mở mạch, trigơ tiếp thu tín hiệu vào C = Nhược điểm: Trong thời gian C = 1, tín hiệu vào trực tiếp điều khiển trạng thái đầu trigơ 4.2.1.2 Trigơ JK Hình 10 a) Sơ đồ nguyên lý trigơ JK cổng NAND; b) Sơ đồ ký hiệu trigơ JK cổng NAND; c) Sơ đồ ký hiệu trigơ JK cổng NOR Trigơ JK loại trigơ có hai đầu vào điều khiển J, K Trigơ có ưu điểm trigơ RS khơng cịn tồn tổ hợp cấm đường hồi tiếp từ Q chân R từ Q S Tuy nhiên, điểm đặc biệt trigơ JK cịn có thêm đầu vào đồng C Trigơ lập hay xoá khoảng thời gian ứng với sườn âm sườn dương xung đồng C Trigơ JK thuộc loại đồng Hình 4.10 sơ đồ nguyên lý, sơ đồ ký hiệu trigơ JK 84 Sự hoạt động trigơ JK trình bày bảng trạng thái 4.4 C Ck Ck Ck Ck J Qn+1 K x x 0 1 Mod hoạt động n x x 1 Nhớ (đối với loại trigơ JK dùng cổng NAND) Nhớ (đối với loại trigơ JK dùng cổng NOR) Nhớ Xoá Lập Thay đổi trạng thái theo xung nhịp Q Qn Qn Qn Bảng 4.4 Bảng trạng thái trigơ JK đồng Từ bảng trạng thái, lập bảng Các nơ để tìm phương trình đặc trưng: J, K Qn biến (bỏ qua clock) Qn+1 hàm: J Q n K Qn Hình 11 Bảng Các nơ tìm phương trình đặc trưng trigơ JK Từ hình 4.11, có phương trình: Q n 1  J.Q n  K Q n (4.1) 4.2.1.3 Trigơ D Hình 12 Sơ đồ nguyên lý sơ đồ ký hiệu trigơ D đồng Trigơ D có sơ đồ ngun lý sơ đồ kí hiệu hình 4.10 có đầu vào D đầu Q Q Bảng 4.5 bảng trạng thái trigơ D Qn D Qn 1 0 1 1 1 Bảng 4.5 Bảng trạng thái trigơ D 85 Từ bảng trạng thái 4.5, tìm phương trình đặc trưng trigơ D: Qn 1  D (4.2) với điều kiện xuất sườn dương C, điều kiện không thỏa mãn, trigơ giữ nguyên trạng thái cũ Đồ thị thời gian dạng xung trigơ D trình bày hình 4.13 Hình 13 Dạng xung Trigơ D 4.2.1.4 Trigơ T (Toggle – lật) Trigơ T mạch điện có chức trì chuyển đổi trạng thái tùy thuộc vào tín hiệu đầu vào T điều kiện định thời C, kí hiệu logic trình bày hình 4.14 Q Q Hình 14 Kí hiệu logic Trigơ T Nếu cho J = K= T, trigơ JK chuyển thành trigơ T Phương trình đặc trưng: Q n 1  JQ n  KQ n  TQ n  TQ n Qn 1  T  Qn (4.3) với điều kiện xuất sườn âm C T = dù có sườn âm C Q n 1  Qn vào trì trạng thái cũ T = có sườn âm C Q n 1  Q n Bảng 4.6: Bảng trạng thái Trigơ T Qn T Qn 1 0 1 1 1 Bảng 4.6: Bảng trạng thái Trigơ T Đồ thị thời gian dạng sóng Trigơ T hình 4.15 86 Hình 15 Đồ thị thời gian dạng sóng Trigơ T 4.2.1.4 Trigơ T’ Trigơ T’ mạch điện có chức chuyển đổi trạng thái điều kiện định thời C Trigơ T’ Trigơ T mà T =1 Phương trình đặc trưng: Q n 1  T  Q n   Q n  Q n (4.4) với điều kiện xuất sườn âm C Đồ thị thời gian dạng sóng Trigơ T’ trình bày hình 4.16 Hình 16 Đồ thị thời gian dạng sóng Trigơ T’ Nhận xét: Các trigơ D RS làm việc chế độ khơng đồng tập tín hiệu vào điều khiển D, RS luôn tồn trạng thái ổn định Trạng thái ổn định trạng thái thoả mãn điều kiện Qk = Q Cịn trigơ T trigơ JK khơng thể làm việc chế độ không đồng mạch rơi vào trạng thái dao động tập tín hiệu vào ‘11’ trigơ JK ‘1’ trigơ T Như vậy, trigơ D, trigơ RS làm việc hai chế độ: đồng khơng đồng cịn trigơ T trigơ JK làm việc chế độ đồng 4.2.1.4 Các loại trigơ Chủ- tớ (MS-Master- Slave) Hình 17 Cấu trúc trigơ MS Do loại trigơ đồng hoạt động sườn dương hay sườn âm xung nhịp nên làm việc tần số cao đầu Q không đáp ứng kịp với thay đổi xung nhịp, dẫn đến mạch hoạt động tình trạng không tin cậy Loại trigơ MS khắc phục nhược điểm Đầu trigơ MS thay đổi sườn dương sườn âm xung nhịp, nên cấu trúc gồm trigơ giống cực tính điều khiển xung Clock ngược để đảm bảo cho sườn xung có trigơ hoạt động Về nguyên tắc 87 Bảng 4.26 mô tả chức IC 74290 R0(1) R0(2) R9(1) R9(2) QD QC QB QA H H X L X L X H H X X L X L L X H L X X L X L H X L L X L L L L L L L L H L L H Thực đếm Thực đếm Thực đếm Thực đếm Bảng 4.26 Bảng chức IC74290 Để thực đếm Mod 10 (BCD) đầu QA nối với xung Clock B Tín hiệu cần đếm đưa vào xung clock A Ngoài đếm tạo Mod khác (nhỏ 10) phương pháp hồi tiếp chân Reset Ví dụ: Thiết kế đếm chia hết cho IC 7490 Trước hết, chuyển 610 sang nhị phân để tìm đầu cần xóa: 0110 Như vậy, đầu cần xóa QB QC Để thực mạch chia này, phải nối đếm trạng thái chia hết cho 1010, sau nối đầu QB QC với chân Reset: R1 R2 Hình 4.70 minh họa đếm Hình 70 Bộ đếm chia hết cho b IC 7492, 7493, IC 74293, 74393 Cấu trúc chung IC đếm cho hình 71 Hình 71 Sơ đồ khối IC 126 Hoạt động đếm giống IC 7490, khác khơng có đầu vào lập Mod khơng đếm theo trình tự nhị phân Trình tự cho bảng 4.27 Các IC thường không dùng làm đếm mà dùng làm chia tần CLK QD 0 1 QC 0 0 QB 0 Bảng 4.27 Bảng trạng thái Mod IC Bảng 4.28 mô tả chức đếm 7492/ 7493/ 74293 R01 R02 QD QC QB QA H H L L L L L X Thực đếm X L Thực đếm Bảng 4.28 Bảng chức IC IC 74393 gồm hai đếm nhị phân bit với đầu vào xóa (Reset) cho đếm, chúng hoạt động mức tích cực cao 4.5 Bộ ghi dịch (Shift Register) 4.5.1 Giới thiệu chung: Bộ ghi dịch gọi ghi dịch phần tử thiếu CPU, hệ vi xử lí Nó có khả ghi (nhớ) số liệu dịch thông tin (sang phải sang trái) Bộ ghi dịch cấu tạo từ dãy phần tử nhớ mắc liên tiếp với số cổng logic hỗ trợ Muốn ghi truyền từ nhị phân n bit cần n phần tử nhớ (n trigơ) Trong ghi dịch thường dùng trigơ đồng trigơ RS, T, JK, D Thông thường người ta hay dùng trigơ D trigơ khác mắc theo kiểu trigơ D để tạo thành ghi Phân loại: - Phân theo cách đưa tín hiệu vào lấy tín hiệu ra: Vào nối tiếp, song song– SIPO (Serial Input, Parallel Output): thông tin đưa vào ghi dịch bit một, số liệu đưa đồng thời tức tất n trigơ ghi đọc lúc Vào song song, song song – PIPO (Parallel Input, Parallel Output): thông tin đưa vào lấy đồng thời n trigơ Vào nối tiếp, nối tiếp – SISO (Serial Input, Serial Output): thông tin đưa vào lấy bit 127 Vào song song, nối tiếp – PISO (Parallel Input, Serial Output): thông tin đưa vào đồng thời n trigơ, lấy bit điều khiển xung nhịp - Phân theo hướng dịch: Dịch phải, dịch trái, dịch hai hướng, dịch vòng - Phân theo đầu vào: Đầu vào đơn: trigơ ghi dịch sử dụng đầu vào điều khiển, ví dụ trigơ D hay trigơ khác mắc theo kiểu D Đầu vào đôi: trigơ ghi dịch sử dụng hai đầuvào điều khiển , ví dụ hai đầu vào điều khiển trigơ JK hay trigơ RS - Phân theo đầu ra: Đầu đơn: trigơ ghi dịch có đầu Qi (hay Qi ) đưa chân vi mạch Đầu đôi: hai đầu trigơ Qi Qi đưa chân vi mạch Nếu kết hợp số chức ghi dịch đa Tên IC Mô tả 7491, 7491A bit - vào nối tiếp, song song 7494 bit - vào song song, nối tiếp 7495 bit - vào nối tiếp/song song, song song (dịch phải, dịch trái) 7496 bit – vào song song, song song; vào nối tiếp, nối tiếp 7499 bit – dịch theo hai hướng 74164 bit - vào nối tiếp, song song 74165 bit - vào nối tiếp/song song, nối tiếp 74166 bit - vào nối tiếp/song song, nối tiếp 74178, 74179 bit – dịch theo hai hướng 74194 bit – dịch theo hai hướng 74195 bit - vào nối tiếp/song song, song song 74198 bit – dịch theo hai hướng 74199 bit - vào nối tiếp/song song, song song 74295A bit trạng thái - vào nối tiếp/song song, song song theo hai hướng 74395 bit trạng thái - vào nối tiếp/song song, nối tiếp/song song Bảng 4.29 Giới thiệu số IC ghi dịch Ứng dụng ghi dịch: Bộ ghi dịch sử dụng rộng rãi để nhớ liệu, chuyển liệu từ song song thành nối tiếp ngược lại Bộ ghi dịch thành phần thiếu CPU hệ vi xử lý, cổng vào/ra có khả lập trình Bộ ghi dịch cịn dùng để thiết kế đếm, tạo dãy tín hiệu nhị phân tuần hồn… 128 Các ghi dịch thiết kế cách sử dụng trigơ rời rạc tích hợp chip Bảng 4.29 giới thiệu số IC TTL 54/74 4.5.2 Bộ ghi song song Sơ đồ ghi song song trình bày hình 4.72 Trong sơ đồ dùng trigơ D mạch điều khiển dùng cổng AND đầu vào Hình 72 Sơ đồ logic ghi song song bit Hoạt động sơ đồ sau: Đầu tiên dùng xung xóa CD = để đầu Q1 Q2 Q3 Q4 = 0 0 Các số liệu cần ghi đưa vào D1, D2, D3, D4 Khi có xung điều khiển ghi đưa tới đầu vào CLK, liệu nạp vào nhớ song song cho đầu song song Q1 Q2 Q3 Q4 = D1 D2 D3 D4 Mỗi đầu Q đưa tới đầu vào cổng AND Muốn cho liệu tới đầu ra, đầu vào “điều khiển ra” phải 4.5.3 Bộ ghi dịch nối tiếp Hình 73 Bộ ghi nối tiếp dịch phải Bộ ghi dịch nối tiếp dịch phải, dịch trái cho song song nối tiếp Hình 4.73 giới thiệu sơ đồ ghi dịch vào nối tiếp dịch phải song song nối tiếp Đây sơ đồ có đầu vào nối tiếp, cịn đầu có song song nối tiếp Hoạt động mạch giải thích bảng 4.30 129 CLK Q1 D4 D3 D2 D1 0 Q2 0 D4 D3 D2 D1 0 Q3 0 D4 D3 D2 D1 Q4 0 0 D4 D3 D2 D1 Bảng 4.30 Bảng trạng thái ghi dịch Giả sử muốn nhập số liệu D1, D2, D3, D4, mạch ghi dịch phải, phải bit D4 trước Sau xung nhịp bit số liệu nạp xong Cách lấy số liệu ra: + Ra song song: Sau xung nhịp nạp xong số liệu, đầu Q: Q1 Q2 Q3 Q4 = D1 D2 D3 D4; muốn lấy song song cho đầu “điều khiển ra” = + Ra nối tiếp: Lấy Q4 (trigơ cuối cùng) Sau xung nhịp nạp xong, D4 xuất đầu nối tiếp, cần xung để D1 D2 D3 đưa Q4 Tóm lại, muốn ghi nối tiếp bit cần xung CLK cho đầu song song Còn để lấy số liệu nối tiếp cần thêm xung nhịp 4.5.4 Ứng dụng ghi dịch Ứng dụng ghi dịch lưu trữ liệu tạm thời xử lý bit Một số ứng dụng chung ghi dịch trình bày sau đây: a Tạo trễ Bộ ghi dịch SISO dùng để tạo thời gian trễ t cho tín hiệu số cho công thức: t  N x (4.44) fC Trong N số trigơ fC = tần số xung Clock Như vậy, xung đầu vào xuất đầu bị trễ khoảng thời gian t Thời gian trễ tạo tần số xung Clock số lượng trigơ có ghi dịch b Bộ chuyển liệu từ nối tiếp sang song song Nhờ ghi dịch SIPO mà liệu dạng nối tiếp chuyển sang dạng song song c Bộ chuyển liệu từ song song sang nối tiếp Nhờ ghi dịch PISO mà liệu dạng song song chuyển sang dạng nối tiếp 130 d Bộ đếm vòng Sơ đồ mạch hình 4.74 Mạch phản hồi từ đầu đầu vào thông qua biểu thức D1 =Qn, tức nối đầu Q trigơ thứ n với đầu vào D trigơ tính từ trái sang phải Lúc trigơ tạo thành mạch vòng nên gọi đếm vòng; thực chất ghi dịch tự tuần hoàn Bằng phương pháp phân tích đếm, tìm đồ hình trạng thái đếm vịng hình 4.75 Hình 74 Bộ đếm vòng Trạng thái dùng Trạng thái khơng dùng Hình 75 Đồ hình trạng thái đếm vịng Nhìn vào đồ hình trạng thái, thấy số đồ hình có đồ hình thỏa mãn mã vịng (xem chương 1) 1000, 0100, 0010, 0001 Do vậy, để mạch hoạt động xác, phải dùng xung kích (có thể sử dụng chân Preset) để đưa đếm vào trạng thái sử dụng (ví dụ: 1000), sau tác động xung Clock Từ đồ hình trạng thái này, thấy đếm khơng tự khởi động, tức lý trạng thái đếm rơi vào trạng thái khơng sử dụng trở trạng thái dùng, khởi động lại mạch trở trạng thái xác Hình 76 Bộ đếm vịng bit tự khởi động Hình 4.76 đếm vịng bit tự khởi động Phân tích đếm giống đếm đồng 131 Phương trình kích viết sau: D1  Q1n Q n2 Q 3n D  Q1n D  Q 2n D  Q 3n        Thay phương trình kích vào phương trình đặc trưng ( Qin 1  Di ) tìm phương trình chuyển đổi trạng thái:        Q1n 1  Q1n Q n2 Q 3n Q n2 1  Q1n Q3n 1  Qn2 Q n4 1  Q3n Từ phương trình chuyển đổi trạng thái, lập bảng trạng thái bảng 4.31 Q1n Q2n Q3n Q4n Q1n 1 Q2n1 Q3n1 Q4n 1 0 0 0 0 1 0 0 1 1 0 0 1 0 1 0 1 1 1 0 0 0 0 0 0 0 0 1 0 0 1 1 0 0 1 0 1 0 1 1 1 0 1 1 1 0 1 1 0 0 0 1 1 1 0 1 1 1 0 1 Bảng 4.31 Bảng trạng thái đếm vòng Từ bảng trạng thái, vẽ đồ hình trạng thái hình 4.77 Ưu điểm đếm vòng: tất trigơ có trigơ có trạng thái 1, nên muốn lấy đầu đếm vòng đầu Q mà không cần giải mã Khi cấp xung Clock liên tục đầu Q Q trigơ cho xung vuông ln lưu Do đó, đếm vịng cịn gọi phân phối xung vng 132 Hình 77 Đồ hình trạng thái đếm vịng tự khởi động Nhược điểm: Hiệu suất sử dụng trạng thái thấp, số lượng trigơ số lượng bit nhớ nên phải sử dụng nhiều trigơ e Bộ đếm vòng xoắn Đặc điểm mã vịng xoắn (mã Johnson) có số bit từ mã tăng dần, sau lại giảm dần Do đó, cấu trúc mạch tuân theo biểu thức: D1  Qn Sơ đồ mạch đếm hình 4.78 Hình 78 Bộ đếm vịng xoắn Bằng cách phân tích, xây dựng đồ hình trạng thái 4.79, có trạng thái không sử dụng Để mạch hoạt động đúng, trước đếm, phải reset đếm trạng thái 0000 Trạng thái sử dụng Trạng thái không sử dụng Hình 79 Đồ hình trạng thái đếm vịng xoắn Do đếm hình 4.78 khơng tự khởi động nên hình 4.80 giới thiệu đếm vịng xoắn tự khởi động 133 Hình 80 Bộ đếm vòng xoắn tự khởi động Tiến hành phân tích mạch: Phương trình kích:  D1  Q 2n Q3n Q n4  Q n2 Q3n  Qn4   D  Q1n   D3  Q 2n  D  Q3n  Thay phương trình kích vào phương trình đặc trưng ( Qin 1  Di ) tìm phương trình chuyển đổi trạng thái: Q1n 1  Q n2 Q3n  Q n4 Q n2 1  Q1n Q3n 1  Q n2 Q n4 1  Q3n        Từ phương trình chuyển đổi trạng thái, lập bảng trạng thái bảng 4.32 Q1n Q2n Q3n Q4n Q1n 1 Q2n1 Q3n1 Q4n 1 0 0 0 0 1 0 0 1 1 0 0 1 0 1 0 1 1 1 1 1 0 0 0 0 1 0 0 1 1 0 0 1 0 1 0 1 0 1 0 1 1 1 0 1 134 Q1n Q2n Q3n Q4n Q1n 1 Q2n1 Q3n1 Q4n 1 1 1 1 1 1 1 1 1 1 Bảng 4.32 Bảng trạng thái đếm vòng Từ bảng trạng thái, vẽ đồ hình trạng thái hình 4.79 Hình 81 Đồ hình trạng thái đếm vịng xoắn tự khởi động g Bộ phát xung Bộ phát xung dùng làm: + Bộ đếm + Bộ phát xung giả ngẫu nhiên + Bộ phát xung có chu kỳ chọn sẵn + Bộ phát xung mã… 4.6 Thanh chốt liệu (Latch) Thanh chốt liệu mạch logic số dùng để lưu trữ trạng thái số (1 0) lưu trữ liệu Thanh chốt liệu thường sử dụng mạch giao tiếp Bus liệu, phân kênh, hợp kênh, mạch điều khiển… Hình 4.82 giới thiệu IC chốt liệu trạng thái: 74373 74374 Hình 82 Sơ đồ chân IC 74373/74374 D0  D7 (Data) Đầu vào liệu LE (Latch Enable) CP (Clock Pulse) OE (Output Enable) Đầu vào điều khiển chốt liệu (hoạt động mức cao) Xung đồng hồ (hoạt động sườn dương) Điều khiển đầu (hoạt động mức thấp) O0  O7 (Output) Đầu liệu Bảng 4.33 Bảng mô tả chân IC 135 Hình 4.83 4.84 Sơ đồ logic IC chốt Hình 83 Sơ đồ logic IC 74373 Hình 84 Sơ đồ logic IC 74374 Bảng 4.34, 4.35 bảng chức IC Dn LE OE On Dn LE OE On H L X H H L L L L H L Q0 H L X ↑ ↑ X L L H H L Z X X H Z Bảng 4.34 Bảng chức IC 74373 Bảng 4.35 Bảng chức IC 74374 Tám chốt IC 74373 chốt theo mức, tức tín hiệu điều khiển chốt LE mức cao đầu Q = D; cịn mức thấp đầu bị chốt theo mức tín hiệu trước Tám lật IC 74374 lật theo kiểu D, chúng hoạt động sườn dương xung Clock Khi sườn điều khiển đầu Q đặt theo mức đầu vào D Tín hiệu điều khiển đầu dùng để đặt đầu trạng thái bình thường (mức mức 1) trạng thái trở kháng cao Trong trạng thái trở kháng cao đầu không tải điều khiển đường Bus Tín hiệu điều khiển đầu khơng ảnh hưởng đến hoạt động bên mạch chốt mạch lật Điều có nghĩa chưa có tín hiệu điều khiển đầu số liệu cũ trì liệu đưa vào 136 TĨM TẮT Khác với mạch logic tổ hợp, mạch logic có tín hiệu đầu phụ thuộc khơng tín hiệu đầu vào thời điểm xét mà vào trạng thái mạch điện sẵn có thời điểm Đây đặc điểm chức logic mạch Để nhớ trạng thái mạch điện, mạch phải có phần tử nhớ - trigơ Tính chất Trigơ Trigơ linh kiện logic mạch số Trigơ có hai trạng thái ổn định, tác dụng tín hiệu bên ngồi chuyển đổi từ trạng thái ổn định sang trạng thái ổn định kia, khơng có tác dụng tín hiệu bên ngồi trì trạng thái ổn định vốn có Vì thế, trigơ dùng làm phần tử nhớ số nhị phân Quan hệ chức logic hình thức cấu trúc trigơ Chức logic hình thức cấu trúc trigơ hai khái niệm khác Chức logic quan hệ trạng thái đầu với trạng thái đầu tín hiệu đầu vào Do chức logic khác mà trigơ phân thành loại RS, D, T, JK Cịn hình thức cấu trúc khác mà trigơ lại phân thành loại trigơ thường loại trigơ phụ Một trigơ có chức logic xác định thực hình thức cấu trúc khác Ví dụ, trigơ cấu trúc loại phụ loại thường thực chức trigơ khác Nghĩa cấu trúc đảm trách chức khác Mạch cụ thể có nhiều chủng loại Chương giới thiệu số loại mạch điển hình: đếm, ghi dịch…Đồng thời với việc nắm vững cấu trúc, nguyên lý công tác đặc điểm mạch đó, phải nắm vững đặc điểm chung mạch phương pháp chung phân tích thiết kế mạch CÂU HỎI ÔN TẬP CHƯƠNG Mạch điện mạch trigơ nào? Vẽ tiếp giản đồ xung mạch? 137 Một trigơ JK chế độ lật Nếu tần số Clock 1000 hz tần số đầu bao nhiêu? Một đếm nhị phân bit tần số đầu bit có trọng số lớn so với tần số xung nhịp bao nhiêu? Hãy vẽ tiếp giản đồ xung sau Mạch làm việc có thời gian trễ tín hiệu = 10ns cổng (tín hiệu C giản đồ xung khơng có thời gian trễ) Thiết kế đếm thuận mã Gray bit Thiết kế đếm nghịch Mod Thiết kế đếm thuận Mod Thiết kế đếm hiển thị giờ, phút, giây 138 Thiết kế đếm vòng bit tự khởi động 10 Thiết kế tạo xung có nhịp xung, yêu cầu độ rộng xung nhịp lần chu kỳ xung Clock 11 Phân tích đếm sau? Hình vẽ 11 12 Cho đếm sau Cho biết đếm Mod mấy? Hình vẽ 12 13 Thiết kế đếm không đồng M = 9? 14 Thiết kế đếm đồng M =12? 15 Thiết kế đếm nghịch thập phân đồng bộ? 139 TÀI LIỆU THAM KHẢO Giáo trình Điện tử số, Trần Thị Thúy Hà, Đỗ Mạnh Hà, NXB Bưu điện 2010 Giáo trình Kỹ thuật số, Trần Văn Minh, NXB Bưu điện 2002 Cơ sở kỹ thuật điện tử số, Đại học Thanh Hoa, Bắc Kinh, NXB Giáo dục 1996 Kỹ thuật số, Nguyễn Thúy Vân, NXB Khoa học kỹ thuật 1994 Kỹ thuật điện tử số thực hành, Bạch Gia Dương – Chử Đức Trình, Nhà xuất đại học quốc gia Hà nội 2007 Giáo trình Kỹ thuật số, Nguyễn Viết Nguyên, Nhà xuất giáo dục 2004 Mạch logic kỹ thuật số, Nguyễn Minh Đức, Nhà xuất tổng hợp thành phố Hồ Chí Minh, 2004 Tốn logic kỹ thuật số, Nguyễn Nam Quân - Khoa ĐHTC xuất – 2004 Lý thuyết mạch logic Kỹ thuật số, Nguyễn Xuân Quỳnh - NXB Bưu điện – 1984 10 Fundamentals of logic design, fourth edition, Charles H Roth, Prentice Hall 1991 11 Lessons in Electric Circuits, Volume No 4.Digital, Tony R Kuphaldt, Tái lần thứ 4.2007 12 Digital engineering design, Richard F.Tinder, Prentice Hall 1991 13 Digital design principles and practices, John F.Wakerly, Prentice Hall 1990 140 ... R1  Q2 Q1  Q2Q1 Q1 (Q2  Q2 )  Q1 ; S1  Q2 Q1  Q2 Q1 Q1 (Q2  Q2 )  Q1 J1 = K1 = 1; T1 = 1; Đối với trigơ Q2: R2 = Q2Q1; S2  Q Q1 J = K2 = Q ; T2 = Q1; Sơ đồ mạch điện hình 4. 62 118... T1.Q1n  Q1n Q n2 1  T2 Q n2  T2 Q n2  Q1n Q n2  Q1n Q n2 Q n 1 n n n n n n n  T3 Q  T3 Q  Q Q Q  (Q  Q ).Q n Q n4 1  T4 Q n4  T4 Q n4  Q1n Q n2 Q 3n Q n4  (Q1n  Q n2  Q3n ).Q n4... đếm (n = 2) mã hố trạng thái Hai trigơ cần để mã hoá thái Q1 Q2 Dùng bảng hàm kích 4.14 để xác định đầu vào kích cho loại trigơ N Q2 Q1 0 1 1 n +1 Trigơ Q2 Trigơ Q1 k Q Q R2 S2 J2 K2 T2 R1 S1