CHƯƠNG 2: CẢM BIẾN ẢNH CMOS

CHƯƠNG 2: CẢM BIẾN ẢNH CMOS 2.1 Chuỗi tín hiệu ảnh kiến trúc cảm biến ảnh CMOS Một cảm biến ảnh trình đo số lượng photon sinh Tín hiệu từ cảm biến ảnh tín hiệu hình ảnh số Một chuỗi tín hiệu ảnh mơ tả hình 2.1 Bộ thu quang chuyển đổi photon thành dòng quang điện Dòng quang điện tích hợp thành điện áp VPD Điện áp đọc qua mạch khuếch đại Cuối cùng, VOUT chuyển đổi thành tín hiệu số qua ADC Hình 2.1: Chuỗi tín hiệu ảnh Hình 2.2 mơ tả ví dụ kiến trúc cảm biến ảnh CMOS Cảm biến ảnh CMOS gồm mảng điểm ảnh (pixel array), lấy mẫu khuếch đại (CDS & AMP), chuyển đổi tín hiệu tương tự sang tín hiệu số ADC, mạch đọc (Digital readout), mạch quét hàng (Row scanners) mạch quét cột (Column scanners) Hình 2.2: Kiến trúc cảm biến ảnh CMOS Hoạt động: (1) Photon sinh chuyển đổi thành điện tử (electrons) điện tử tích lũy photodiode điểm ảnh (pixel) suốt thời gian phơi sáng (integration time Tint) (2) Mạch điểm ảnh chuyển đổi điện tích thành điện áp (3) Row scanner quét chọn hàng mảng điểm ảnh Một hàng pixel chọn máy quét hàng đọc thông qua dòng cột (4) Mạch CDS để triệt nhiễu FPN (fixed pattern noise) Tín hiệu sau CDS qua ADC chuyển đổi thành tín hiệu số Tín hiệu số chốt lưu liệu trước đọc (6) Mạch quét cột quét chốt cột, tín hiệu số đọc (7) Quá trình lặp lại cho tất hàng khung hình tạo 2.2 Bộ thu quang Bộ thu quang chuyển đổi công suất xạ (photon/s) ánh sáng tới thành dòng quang điện tỉ lệ với cường độ sáng Có nhiều loại thu quang sử dụng nhiều photodiode (tiếp giáp pn phân cực ngược) photogate (tụ MOS) Hình 2.2 biểu diễn hình thành dòng quang điện photodiode phân cực ngược Dòng quang điện iph tổng dòng thành phần: i) dòng sinh vùng nghèo - hầu hết hạt dẫn vừa sinh bị hút điện trường mạnh; ii) dòng lỗ trống sinh bên vùng n, số hạt dẫn sinh khuếch tán vào vùng nghèo bị hấp thụ; iii) dòng điện tử sinh vùng p, Từ ta có dịng quang điện tổng sinh ra: iph = + + (2.1) Hình 2.3: Dịng quang điện sinh tiếp giáp pn phân cực ngược Đáp ứng quang phổ thu quang ɳ (λ) phần mà dòng photon biến đổi thành dòng quang điện, hàm bước sóng λ hiệu suất lượng tử QE đáp ứng quang phổ lớn λ Dòng tối idc dòng rò thu quang, dịng sinh khơng phải ánh sáng tới Nó gọi dịng tối ứng với dịng quang điện khơng có ánh sáng tới Dòng tối sinh khuyết tật bán dẫn bao gồm đế, mặt phân cách bề mặt Dịng tối giới hạn dải động giới hạn dải điện áp gây shot noise Dòng quang điện nhỏ cỡ vài chục đến vài trăm fA (10 -15 Ampe) nên thường chuyển dạng điện tích tích lũy chuyển tín hiệu điện áp để đọc Phương thức hoạt động gọi phơi sáng trực tiếp, phương thức hay gặp cảm biến ảnh Photodiode reset giá trị điện áp phân cực ngược thời điểm bắt đầu phơi sáng Dịng quang điện tích lũy vào tụ photodiode suốt trình phơi sáng điện tích tích lũy điện áp đọc kết thúc trình bắt sáng 2.3 Kiến trúc điểm ảnh cho cảm biến ảnh CMOS Các cảm biến ảnh CMOS chế tạo dùng công nghệ CMOS chuẩn mà khơng cần cần thay đổi Các điểm ảnh ma trận đánh địa thông qua hàng tín hiệu điện tích điện áp đọc từ điểm ảnh qua cột Quá trình đọc thực cách truyền hàng lần tới tụ lưu cột sau đọc ngồi dùng giải mã dồn kênh tương tự cấu trúc nhớ Cấu trúc điểm ảnh là: PPS (Passive Pixel Sensor), APS (Active Pixel Sensor) Điểm ảnh PPS APS PPS gồm transistor điểm ảnh Tín hiệu điện tích điểm ảnh đọc qua khuếch đại cột, trình đọc xóa liệu (giống CCD) PPS có kích thước điểm ảnh nhỏ nên hệ số điền đầy FF lớn lại gặp vấn đề tốc độ đọc chậm tỉ lệ tín hiệu nhiễu SNR thấp Thời gian đọc PPS bị giới hạn thời gian truyền tín hiệu từ hàng tới khuếch đại APS (Active Pixel Sensor) thường gồm đến transistor điểm ảnh với số đóng vai trị đệm khuếch đại Tín hiệu photodiode qua đệm mức pixel (source follower) nên q trình đọc khơng xóa liệu diode So với PPS APS có kích thước điểm ảnh lớn nên tỉ lệ FF nhỏ tốc độ đọc cao SNR lớn Hình 2.4: Điểm ảnh PPS APS 2.3.1 Active pixel sensor, 3T-APS Hình 2.5 Pixel kiến trúc 3T-APS biểu đồ thời gian Hoạt động mạch: MRS mở, photodiode PD reset mức điện áp Vdd - Vth (Vth điện áp ngưỡng MRS) Sau MRS ngắt, có ánh sáng tới tiếp giáp p-n PD sinh hạt dẫn làm cho VPD giảm tùy theo cường độ ánh sáng tới Sau khoảng thời gian tích tụ hạt dẫn MSEL mở, tín hiệu điện áp đọc đường tín hiệu cột Sau đọc xong MSEL ngắt MRS lại mở lặp lại trình Tín hiệu điện tích tích lũy PD khơng bị xóa mà đọc lại nhiều lần, ưu điểm nên APS áp dụng cảm biến ảnh CMOS thơng minh Nhược điểm: - Khó ngăn chặn nhiễu nhiệt - PD vừa vùng cảm biến nhận ánh sáng vừa vùng chuyển đổi ánh sáng, điều ràng buộc thiết kế PD Hệ số chuyển đổi thay đổi điện áp điện tích (electron hay lỗ trống) tích lũy PD Dung lượng tối đa tăng CPD tăng đồng thời hệ số chuyển đổi điện áp lại giảm (ràng buộc lẫn nhau).4T – APS giải vấn đề đồng thời giảm bớt nhiễu nhiệt 2.3.2 Active pixel sensor, 4T-APS Để giảm vấn đề gặp phải 3T – APS, mạch 4T – APS có phần bắt sáng chuyển đổi tín hiệu riêng biệt Các hạt dẫn sinh chiếu sáng khuếch tán sang vùng FD (floating diffusion) chuyển thành tín hiệu điện áp transistor thêm vào có tác dụng chuyển điện tích tích lũy PD sang FD Hình 2.6 Pixel kiến trúc 4T-APS biểu đồ thời gian Hoạt động mạch: Đầu tiên tín hiệu điện tích tích lũy PD (giả sử trạng thái ban đầu PD xả hết điện tích) Ngay trước chuyển đổi tín hiệu điện tích FD reset bẳng cách mở MRS Giá trị reset đọc ngoài,lấy mẫu tương quan kép (correlated double sampling - CDS) để mở MSEL Sau hoàn tất việc đọc giá trị reset tín hiệu điện tích PD chuyển sang FD cách bật MTG, sau đọc tín hiệu cách bật MSEL Lặp lại trình này, điện tích tín hiệu điện tích reset đọc Chú ý điện tích reset đọc sau điện tích tín hiệu Sự phối hợp thời gian yếu tố cần thiết cho trình CDS thực thơng qua tách rời vùng PD FD Điều giúp loại bỏ nhiễu nhiệt, điều mà mạch 3T – APS không làm được.Nhờ trình CDS 4T – APS hoạt động chế độ nhiễu thấp nhờ hiệu suất so sánh với CCDS.Cần ý mạch 4T – APS PD phải xả hết điện tích q trình đọc Do cần sử dụng PPD (Pinned photodiode) Nhược điểm: - Thêm transistor dẫn tới fill factor giảm - Nhiễu ảnh xảy q trình điện tích chuyển sang FD - Khó khăn thiết lập thơng số chế tạo cho PPD, FD, transistor thành phần khác để thỏa mãn nhiễu lỗi ảnh thấp 2.4 Các thơng số cảm biến ảnh Tỉ số tín hiệu nhiễu (SNR) dải động (DR) thông số quan trọng định chất lượng cảm biến ảnh Đặc biệt dải động cảm biến ảnh (nhất CMOS) chưa đủ cao để đáp ứng chất lượng video Hình 2.7: Mơ hình điểm ảnh cảm biến CMOS Hình 2.7 mơ tả điểm ảnh CMOS thực tế Photodiode reset trước bắt đầu chụp ảnh Trong suốt trình phơi sáng dòng quang điện nạp vào tụ ký sinh Cdiode photodiode điện tích Q(T) (hoặc điện áp) đọc cuối chu trình phơi sáng T Dòng tối idc nhiễu khác sinh với dịng quang điện Các loại nhiễu tập trung vào tổng thành phần độc lập: • Shot noise U(T) sinh dòng điện xuyên qua lớp tiếp giáp diode, xấp xỉ với phân bố Gaussian U(T) ~ ɳ(0, q)dt) với dịng quang điện đủ lớn, q điện tích điện tử • Nhiễu reset (bao gồm nhiễu FPN) sinh q trình reset có phân bố Gaussian, C~ ɳ(0,) • Nhiễu đọc V(T) (bao gồm nhiễu lượng tử hóa) với giá trị trung bình phương sai Từ ta có điện tích đầu điểm ảnh Q(T) = (2.2) Với Q(T) < Qsat, mức điện tích bão hịa (dung lượng giếng) SNR tỉ lệ cơng suất tín hiệu đầu vào với cơng suất nhiễu đầu vào trung bình thường đơn vị dB Từ công thức cơng suất nhiễu đầu vào trung bình ta có SNR(iph) = 10log10 dB (2.3) SNR tăng với tín hiệu vào i ph, với iph nhỏ độ dốc 20dB nhiễu đọc chiếm ưu thế, sau 10dB shot noise (do photodiode) chiếm ưu Dải động (Dynamic Range) đánh giá khả cảm biến ảnh chụp ảnh điều kiện ánh sáng mạnh bóng tối Nó định nghĩa tỉ lệ tín hiệu đầu vào lớn chưa bão hịa với tín hiệu nhỏ thu Tín hiệu lớn chưa bão hịa imax = với Qmax dung lượng giếng hiệu dụng Tín hiệu nhỏ thu thường đinh nghĩa độ lệch chuẩn nhiễu điều kiện tối σI(0) (với điều kiện iph = 0) imin = (2.4) Từ ta có DR = 20log10 = 20log10 (2.5) 2.5 Các linh kiện sử dụng mạch 2.5.1 Transistor MOSFET MOSFET (Metal-oxide-semiconductor field-effect transistor) transistor hiệu ứng trường, thành phần quan trọng vi mạch thiết kế đồ án Cấu tạo, hoạt động trình chi tiết 2.5.1.1 Cấu tạo Cấu tạo transistor MOSFET loại NMOS thể hình 2.8 Trên đế bán dẫn loại P có chiều rộng W người ta tạo hai vùng bán dẫn loại n có nồng độ pha tạp lớn, trở thành cực nguồn (Source, ký hiệu S) cực máng (Drain, ký hiệu D) transistor Một lớp oxit silic mỏng phủ lên bề mặt đế vị trí cực nguồn cực máng Sau phía lớp oxit phủ mộ lớp vật chất có khả dẫn điện (có thể kim loại polysilicon, ngày thường dùng polysilicon) Lớp polysilicon đóng vai trò cực cửa (Gate, ký hiệu G) transistor Khi đưa điện áp phân cực hợp lý vào cực transistor cực cửa hình thành vùng giàu hạt dẫn (electron transistor loại n lỗ trống loại P) gọi kênh dẫn, kênh dẫn có bề rộng bề rộng W lớp đế, có chiều dài L xấp xỉ khoảng cách hai cực G S transistor Lớp đế thường sử dụng bán dẫn loại P đặc điểm người ta thường sử dụng NMOS nối cực Bulk (ký hiệu B) thường nối đất Các điện áp quan trọng thường sử dụng để phân cực cho transistor: điện áp cực nguồn cực cửa V GS, điện áp cực máng cực nguồn VDS, điện áp ngưỡng Vth, điện áp đế cực nguồn VBS Tùy thuộc vào giá trị điện áp phân cực mà transistor hoạt động chế độ khác Hình 2.8: Cấu tạo transistor NMOS Cấu tạo PMOS tương tự NMOS lớp bán dẫn loại n phủ lớp đế loại P để tạo kênh dẫn trước tạo cực S D bán dẫn pha tạp loại P Kênh dẫn PMOS có hạt dẫn lỗ trống Khi chế tạo để giảm kích thước đảm bảo chức kích thước, nâng cao đặc tính transistor giảm điện dung cực, giảm nhiễu…, người ta chia transistor làm nhiều finger(n finger) Khi chiều rộng kênh tổng cộng transistor n*W Như có ba tham số kích thước đặc trưng cho transistor n, L, W 2.5.1.2 Các chế độ hoạt động Đặc điểm MOSFET điều khiển V GS Vì nghiên cứu hoạt động MOSFET theo biến thiên VGS - VGS = 0, cực nguồn cực máng bị ngăn cách hai chuyển tiếp P-N liên tiếp, chuyển tiếp tạo cực nguồn với đế, đế với cực máng Giữa cực S D xuất điện trở cực lớn, khoảng 10 12 Ω, lúc transistor coi đóng Hình 2.9: Đồ thị đặc tuyến hoạt động transistor NMOS - 0 Khi VGS tăng, (Ф) bề mặt tiếp giáp lớp đế cực cửa tăng lên, bề dày vùng nghèo điện tích tăng lên Khi lần lượng Fermi (Фf) xảy tượng đảo ngược (Inversion) (2.6) Trong k số Boltmann, N A nồng độ hạt dẫn lớp đế, n i nồng độ hạt dẫn bán dẫn silic Khi xảy tượng đảo ngược lúc bắt đầu xuất electron phía lớp SiO2 tạo nên lớp hạt dẫn liên tục từ cực D sang S lúc kênh dẫn hình thành Điện áp VGS yêu cầu để tạo tượng đảo ngược, người ta gọi điện áp ngưỡng (Vth) Khi xét tới ảnh hưởng điện áp đặt lên đế ta xác định giá trị V th sau: (2.7) Vtho điện áp ngưỡng Vbs=0, phụ thuộc vào chất kim loại silic, không phụ thuộc vào kích thước transistor γ hệ số xác định theo: (2.8) Trong Coxlà điện dung lớp oxide Việc xác định giá trị Vth có ý nghĩa lớn việc xác định giá trị điện áp phân cực cho transistor Muốn thay đổi giá trị V th ta biến đổi giá trị VBS • Chế độ đảo ngược yếu: Thực tế VGS< Vth có dịng điện chạy qua transistor V DS khơng bé (VDS>200mV) Chế độ làm việc gọi đảo ngược yếu.Khi dịng I D biến thiên theo hàm mũ VGS: (2.9) Trong VT điện áp nhiệt : (2.10) n hệ số phụ thuộc cơng nghệ Trong chế độ dịng điện I D phụ thuộc hàm mũ theo VGS Vì phân cực cho transistor chế độ đưa tín hiệu vào cực G transistor ta có có đặc tuyến làm việc giống diode với dịng ID nhỏ tiêu tốn lượng • VGS> Vth (chế độ đảo mạnh) VGS – Vth(chế độ bão hòa) Nếu VDS> VGS – Vth tiếp tục tăng lên dịng I D lúc khơng tăng lên nữa, khơng cịn phục thuộc vào VDS mà phụ thuộc vào VGS Lúc transistor gọi làm việc chế độ bão hòa Dòng ID xác định phương trình (2.12) (2.12) Trong trường hợp transistor đóng vai trị nguồn dòng sử dụng nhiều hầu hết mạch khuếch đại • Mơ hình tín hiệu nhỏ: Khi tín hiệu vào mức bé để nghiên cứu hoạt động transistor người ta đưa mơ hình tín hiệu nhỏ hình 2.11 Hình 2.11: Mơ hình tín hiệu nhỏ transistor mắc theo sơ đồ S chung Đặc trưng cho mơ hình tín hiệu nhỏ người ta thường dùng hệ số hỗ dẫn (gm) xác định phương trình (2.13) (2.13) gm hệ số đặc trưng cho biến đổi dòng điện chạy qua transistor I D theo điện áp nhỏ đặt vào cực G cực S gm thường dùng để tính tốn hệ số khuếch đại transistor, trở kháng vào transistor Phương trình (2.14) xác định hỗ dẫn transistor chế độ bão hòa (2.14) 2.5.2 Photodiode Khi photon với lượng E=hc/λ (h số Planck, c vận tốc ánh sáng chân khơng, λ bước sóng ánh sáng) lớn lượng vùng cấm chất bán dẫn, số photon bị hấp thụ số bị phản xạ [2] Những photon bị hấp thụ kích thích điện tử từ vùng hóa trị lên vùng dẫn sinh cặp điện tử - lỗ trống Trong Silic di chuyển điện tử cần thay đổi lượng thay đổi động lượng Khi photon tới cung cấp lượng cần thiết cho kích thích điện tử từ vùng hóa trị lên vùng dẫn diễn thay đổi động lượng phải hỗ trợ dao động mạng tinh thể kết làm giảm khả chuyển đổi Hệ số hấp thụ quang học đặc trưng hệ số α thay đổi theo vật liệu bán dẫn Trong vùng quang phổ nhìn thấy, α hàm giảm theo bước sóng Cường độ ánh sáng độ sâu x bán dẫn thể phương trình: I(x) = I0exp(-αx) Với I0 cường độ sáng bề mặt Một thu quang sử dụng để chuyển đổi cặp điện tử lỗ trống thành dòng quang điện Bộ thu quang sử dụng phổ biến công nghệ CMOS photodiode tiếp giáp p-n hình thành điện trường để thu thập hạt dẫn sinh Hình 2.12 thể sơ đồ dải lượng di chuyển cặp điển tử lỗ trống tiếp giáp p-n phân cực ngược Dòng quang điện sinh photodiode tổng dòng vùng: vùng nghèo vùng gần trung tính Trong hạt dẫn vùng nghèo thu thập điện trường, điện tử vùng gần trung tính thường tái hợp ngẫu nhiên có hạt khuếch tán qua vùng nghèo thu Sự thu thập điện tử phụ thuộc độ sâu chiều dài khuếch tán, hàm mật độ pha tạp độ sâu nơi trình hình thành điện tử lỗ trống diễn (hàm bước sóng) Số lượng thực tế cặp điện tử lỗ trống tạo thành ánh sáng tới tính hệ số lượng tử QE (quantum efficiency) QE định nghĩa tỉ lệ dòng quang điện sinh thu quang dòng photon tới thiết bị Sự giảm mạnh hệ số lượng tử với bước sóng dài xác định lượng vùng cấm vật liệu bán dẫn Sự giảm dần bước sóng ngắn hấp thụ quang học có xu hướng xảy gần bề mặt hạt dẫn ngày bị trình tái tổ hợp bề mặt Tốc độ phát quang tính G(x) = QE α.I(x) với giá trị giảm theo hàm mũ từ bề mặt Hình 2.12: Hoạt động photodiode Giả sử hấp thụ vùng pha tạp dòng nhiệt hiệu dụng khơng đáng kể, tổng mật độ dịng photodiode : (2.15) Với độ sâu khuếch tán, Dn hệ số khuếch tán điện tử, thời gian sống hạt dẫn nhỏ nhất, W độ rộng vùng nghèo Np0 mật độ điện tử trạng thái cân Dưới điều kiện hoạt động thông thường, ảnh hưởng N p0 nhỏ nhiều nên dòng điện tổng tỉ lệ với cường độ sáng bề mặt I0 Hệ số lượng tử lớn : (2.16) Một photodiode mơ hình hóa hình 2.13 bao gồm nguồn dịng tụ hình thành tiếp giáp p-n (Cph) Nguồn dòng Iph tượng trưng cho dòng sinh từ ánh sáng chiếu vào photodiode Mơ hình photodiode dùng mơ mạch thực tế nguồn sáng photodiode khơng thể mơ Đây mơ hình xấp xỉ mơ hình truyền thống có thêm điện trở song song với nguồn dòng điện trở nối tiếp với tất linh kiện cịn lại mơ hình Điện trở song song đặc trưng cho độ dốc đặc tuyến dòng điện – điện áp photodiode lúc bắt đầu (V=0) Nó dùng để xác định dịng nhiễu photodiode dải giá trị khoảng 10 đến 1000 MΩ Điện trở nối tiếp sinh điện trở điểm tiếp xúc (contact) điện trở silic chưa pha tạp Vì điện trở song song lớn điện trở nối tiếp nhỏ dùng CMOS photodiode nên ta bỏ qua hai thành phần Sự xấp xỉ giúp đơn giản hóa q trình phân tích định lượng Hình 2.13: Mơ hình photodiode mơ Điện dung tiếp giáp p-n photodiode phân cực ngược cho công thức (2.17) Với Vd điện áp rơi diode, A diện tích diode, số điện môi Silic N A mật độ hạt dẫn đế p Sử dụng thông số xử lý CMOS, điện dung tiếp giáp photodiode tính tổng thành phần song song điện dung bên phía Cph = CJ.A + CJSW.P Với (2.18) Cph : Điện dung tiếp giáp photodiode A : Diện tích mặt P : Chu vi mặt bên CJ : Điện dung tiếp giáp mặt CJSW : Điện dung mặt bên Dòng quang điện sinh photodiode tỉ lệ với dòng photon ánh sáng tới Dòng điện chuyển thành điện áp hình 2.14 Trong q trình hoạt động có trạng thái : reset chuyển hóa quang điện Trong trạng thái reset photodiode nạp lên điện áp reset cách đóng chuyển mạch S1 Trong trạng thái phơi sáng, S1 ngắt, dòng quang điện xả bớt điện tích photodiode làm cho điện áp photodiode giảm với tốc độ tỉ lệ xấp xỉ với cường độ ánh sáng tới Sau khoảng thời gian phơi sáng cho trước điện áp cuối lấy mẫu đặc trưng cho cường độ sáng trung bình khoảng thời gian Sau điểm ảnh reset lại trình lặp lại cho trình thu ảnh Điện áp photodiode biểu diễn dạng hàm theo thời gian Với Cph điện dung tiếp giáp photodiode, Iph dịng quang điện Hình 2.14: Photodiode với q trình phơi sáng Sử dụng cơng thức tính Cph ta tìm Vd (2.19) Với V0 điện áp ban đầu photodiode, Vr điện áp reset Vì dịng quang điện tỉ lệ với với tích dịng photon ánh sáng tới diện tích photodiode, hệ số diện tích bỏ qua để điện áp rơi photodiode hàm đơn giản dòng photon ánh sáng tới Ở ta bỏ qua ảnh hưởng điện dung kí sinh Trong điều kiện photodiode có diện tích A=10µm , Vr=5V, NA=1016cm-3 Iph=1pA vẽ đồ thị Vd(t) theo thời gian ta hình 2.15 Hình 2.15: Đồ thị Vd theo thời gian Từ đồ thị thấy với thời gian phơi sáng ngắn V d biến đổi tuyến tính theo dịng quang điện, dẫn tới điện áp tỉ lệ trực tiếp với cường độ sáng  ... hi? ? ?u nh? ?? thu Tín hi? ? ?u lớn chưa bão h? ??a imax = v? ?i Qmax dung lượng giếng hi? ? ?u dụng Tín hi? ? ?u nh? ?? thu thường đinh nghĩa độ lệch chu? ??n nhi? ?u ? ?i? ? ?u kiện t? ?i ? ?I( 0) (v? ?i ? ?i? ? ?u kiện iph = 0) imin = (2. 4)... Khi tín hi? ? ?u vào mức bé để nghiên c? ?u hoạt động transistor ngư? ?i ta đưa mơ h? ?nh tín hi? ? ?u nh? ?? h? ?nh 2. 11 H? ?nh 2. 11 : Mơ h? ?nh tín hi? ? ?u nh? ?? transistor mắc theo sơ đồ S chung Đặc trưng cho mơ h? ?nh. .. tr? ?nh CDS thực thơng qua tách r? ?i vùng PD FD ? ?i? ? ?u giúp lo? ?i bỏ nhi? ?u nhiệt, ? ?i? ? ?u mà mạch 3T – APS không làm được .Nh? ?? tr? ?nh CDS 4T – APS hoạt động chế độ nhi? ?u thấp nh? ?? hi? ? ?u suất so s? ?nh v? ?i CCDS.Cần