... PROCESS cho đọan mã sau đây: 1 -- -- - -- - -- - -- - -- - -- - -- - -- - -- - -- - -- - -- - - 2 LIBRARY ieee; 3 USE ieee.std_logic_1164.all; 4 -- -- - -- - -- - -- - -- - -- - -- - -- - -- - -- - -- - -- - - 5 ENTITY dff IS 6 PORT ... VHDL - 18 - Hình 2.7. DFF kết hợp với cổng NAND Mã thiết kế: -- -- - -- - -- - -- - -- - -- - -- - -- - -- - -- - -- - -- - - ENTITY example IS PORT ( a, b, clk: IN BIT; q: OUT BIT); END example; -- -- - -- - -- - -- - -- - -- - -- - -- - -- - -- - -- - -- - - ... behavior; 21 -- -- - -- - -- - -- - -- - -- - -- - -- - -- - -- - -- - -- - - (Chú ý: VHDL không phân biệt chữ hoa và chữ thường.) * Kết quả mô phỏng: Hình 2.6: Kết quả mô phỏng của ví dụ 2.1 Hình 2.6 mô phỏng...