... cache đến hiệu năng của chip đa xử lý, đa luồng. - Xây dựng các mô hình kiến trúc chip đa xử lý, đa luồng, đa cấp cache. Tiến hành phân tích và đánh giá hiệu năng của các kiến trúc để lựa chọn ... cao hiệu năng của chip đa xử lý, đa luồng. - Nghiên cứu ảnh hưởng của các mạng liên kết giữa các lõi trên chip đến hiệu năng của chip đa xử lý, đa luồng để từ đó lựa chọn mạng liên kết trên ... chip đa xử lý, đa luồng. Chương 3: Phân tích đánh giá hiệu năng của tổ chức cache trong kiến trúc chip đa xử lý, đa luồng. Chương 4: Giải pháp tối ưu hóa hiệu năng của tổ chức cache trong kiến...