II. BOARD BÀN PHÍM VÀ HIỂN THỊ 1.Sơ đồ bố trí linh kiện.
8085A – 8BIT HMOS MICROPROCESSOR
5.2.1 ĐỊNH NGHĨA CÁC CHÂN CỦA
SYMBOL TYP
E NAME AND FUNCTION
A8 ÷ A15 0
Address Bus : 8 bit cao của địa chỉ bộ nhớ hay bộ nhớ
I/0. 8 bit địa chỉ này sẽ ở trạng thái trở kháng cao (high impedance) = 3 state khi vi xử lý Reset hay ở chế độ Hold and Halt
AD0 ÷ AD7 I/0
Multiplexed Address/ DataBus : 8 bit địa chỉ thấp và Data
đa hợp. Ơû chu kỳ đầu tiên (T1) của chu kỳ máy là byte thấp của địa chỉ ơ nhớ hoặc khối xuất nhập. Ơû hai chu kỳ tiếp theo là dữ liệu. Cấu tạo ngõ ra 3 trạng thái : trạng thái High Z ở chế độ Hold, Halt và trong lúc Reset.
ALE 0
Address Latch Enable : ở chu kỳ đầu của xung đồng hồ
ALE = 1 cho biết AD0 ÷ AD7 là bus địa chỉ → được dùng làm tín hiệu để điều khiển IC chốt địa chỉ hay để tách 8 bit địa chỉ thấp và dữ liệu.
S0, S1,IO/M\ 0
MACHINE Cycle Status : ngõ ra cho biết trạng thái hoạt
động trong 1 chu kỳ máy của vi xử lý. IO/M\ S1 S0 Trạng thái 0 0 1 Mem WR 0 1 0 Mem RD 1 0 1 I/0 WR 1 1 0 I/0 RD 0 1 1 nhận lệnh 1 1 1 - nt – 1 1 1 nhận yêu cầu ngắt * 0 0 HALT (trạng thái dừng) * X X HOLD * X X RESET (*) trạng thái High Z (3 stated) (X) khơng xác định : unspecified
RD\ 0
Read Control: Dùng để xác định vi xử lý đang thực hiện
lệnh đọc về từ bộ nhớ hoặc cổng vào ra, tác động mức thấp, cấu tạo ngõ ra 3 trạng thái : trạng thái tổng trở cao ở chế độ Hold, Halt và trong lúc Reset.
WR\ 0
Write Control : tác động mức thấp, khi cĩ mức thấp tác
động vào WR thì sẽ xác định rằng vi xử lý đang thực hiện lệnh ghi data vào bộ nhớ hoặc cổng đã được xác định.
READY I
Khi Ready ở mức cao trong 1 chu kỳ đọc hay viết thì nĩ sẽ cho biết bộ nhớ hoặc thiết bị ngoại vi đã sẵn sàng gởi hoặc nhận dữ liệu. Vi xử lý sẽ chờ nếu ngõ này ở mức thấp.
HOLD I
Một linh kiện chủ động dùng tín hiệu này để địi vi xử lý nhường quyền sử dụng bus địa chỉ và dữ liệu. Vi xử lý sẽ lấy lại sau khi tín hiệu này bị xĩa. Khi tín hiệu Hold được vi xử lý xác nhận thì địa chỉ, dữ liệu, RD, WR và đường I0/M của vi xử lý ở trạng thái tổng trở cao High - Z
HLDA 0
Hold Acknowledge : xác nhận lệnh Hold. Tín hiệu này
cho biết vi xử lý đã nhận được lệnh Hols và chấp nhận nhường Address bus và Data bus ở chu kỳ xung Clock tiếp theo. Ngõ ra này sẽ trở lại mức thấp khi khơng cịn yêu cầu Hold. Vi xử lý sẽ lấy lại Address bus và Data bus sau ½ chu kỳ xung Clock kể từ lúc ngõ ra HLDA ở mức thấp.
INTR I
Interrupt Request : đường yêu cầu ngắt.
Dùng cho các yêu cầu ngắt thơng dụng chung, vi xử lý sẽ nhận ra sau khi thực hiện xong 1 chỉ thị. Nếu INTR được tác động thì thanh ghi con trỏ lệnh PC sẽ được ngăn khơng cho tăng nữa và 1 tín hiệu rả lời ngắt INTA\ được phát ra. ngắt này cĩ thể che được bằng phần mềm và khơng cĩ hiệu lực trong lúc Reset hoặc trong khi vi xử lý đang thi hành 1 chương trình phục vụ ngắt.
INTA\ 0
Interrupt Acknowledge : tín hiệu dùng để báo cho thiết bị
yêu cầu ngắt dùng tín hiệu INTR. Khi ngõ ra ở mức thấp thì cho biết vi xử lý đã chấp thuận yêu cầu ngắt và thiết bị yêu cầu ngắt hãy đặt lệnh lên data bus.
RST 5.5; 6.5;
7.5 I
Restart Interrupts : đây là 3 đường yêu cầu ngắt cĩ mức
độ ưu tiên cao hơn INTR được điều khiển bởi lệnh SIM. RST 7.5 cĩ thể kích bằng cạnh, RST 6.5 và 5.5 cĩ thể kích bằng mức.
TRAP
I
Là 1 đường yêu cầu ngắt khơng thể ngăn được. Nĩ được tổ chức giống như INTR hay RST 5.5; 6.5; 7.5. đây là ngắt cĩ mức ưu tiên cao nhất và khơng thể che được bằng phần mềm. Ngõ vào cĩ thể kích bằng cạnh lên hay mức cao.
RESET – IN I
Đường tín hiệu này dùng để đặt lại thanh ghi con trỏ (hay bộ đếm chương trình – program counter) về 0, đồng thời xĩa các Flip – Flop cho phép ngắt, các FF xác nhận lệnh Hold (HLDA).
Bus dữ liệu, địa chỉ và các đường điều khiển sẽ ở trạng thái tổng trở cao (3 – stated) trong lúc Reset.
Các thanh ghi bên trong của vi xử lý và các cờ trạng thái cĩ thể bị thay đổi bởi Reset với kết quả khơng thể đốn trước được.
RESET-OUT 0 Tín hiệu này dùng để báo rằng vi xử lý đang bị Reset. Cĩ thể dùng tín hiệu này để Reset hệ thống. Tín hiệu này đồng bộ với xung Clock của vi xử lý.
X1, X2 I
X1, X2 được nối với thạch anh, mạch dao động LC, RC để điều khiển mạch tạo xung Clock bên trong vi xử lý. X1 cĩ thể nối tới 1 nguồn xung Clock ngồi. Tần số ngõ vào sẽ bị chia đơi bởi mạch chia bên trong vi xử lý. Tần số làm việc cực đại của ngõ vào tùy thuộc vào loại vi xử lý:
Max 6 MHz đối với 8085A. Max 10 MHz đối với 8085A – 2.
CLK 0 Ngõ ra xung đồng hồ cĩ tần số bằng phân nửa tín hiệu ngõ vào tại X1, X2. SID I Serial Input Data Line : ngõ vào dữ liệu nối tiếp. Dữ liệuở trên ngõ vào này sẽ được nạp vào bit 7 của bộ tích lũy
(Accumultor) khi cĩ lệnh RIM.
SOD 0 Serial Output Data Line : ngõ ra dữ liệu nối tiếp. Ngõ ra này sẽ được đặt hay xĩa bởi lệnh RIM. VCC : + 5 DC.
VSS : 0v.
Bảng A.1 : Các ngắt vi xử lý 8085
Tên Mức ưu tiên Địa chỉ ngắt (*) Tín hiệu tác động
TRAP 1 24H Cạnh lên và mức cao
RST 7.5 2 3CH Cạnh lên
RST 6.5 3 34H Mức cao
RST 5.5 4 2CH Mức cao
INTR 5 (**) Mức cao
Ghi chú : (*) : vi xử lý cất thanh ghi PC vào ngăn xếp trước khi nhảy đến
địa chỉ ngắt.