- Đọc/Ghi ngày, tháng, năm
b/ Bảng trang băm
4.2.2.3 Mơ hình phân đoạn kết hợp phân trang (Paged segmentation)
Một tiến trình gồm nhiều phân đoạn, mỗi phân đoạn đƣợc chia thành nhiều trang, lƣu trữ vào các khung trang cĩ thể khơng liên tục.
Hình 4.31: mơ hình phân đoạn kết hợp phân trang
* Cơ chế MMU trong mơ hình phân đoạn kết hợp phân trang
Mỗi địa chỉ logic là một bộ (s,d) với s là số hiệu phân đoạn, d là địa chỉ tƣơng đối trong phân đoạn. Tách d thành p và d' (số bít của d = số bít của p + số bít của d‟) với p là chỉ số trang, d' là địa chỉ tƣơng đối trong trang (số bít của d' do phần cứng qui định).
Để chuyển các địa chỉ ảo 2 chiều thành địa chỉ vật lý một chiều, MMU dùng một bảng phân đoạn, mỗi phân đoạn cần cĩ một bảng phân trang tƣơng ứng. Mỗi phần tử trong bảng phân đoạn gồm hai phần (base,limit), base lƣu địa chỉ vật lý nơi bắt đầu của bảng trang của phân đoạn này, limit lƣu chiều dài của phân đoạn. Hệ thống cần cung cấp một thanh ghi STBR lƣu vị trí bắt đầu của bảng phân đoạn, khi tiến trình truy xuất một địa chỉ logic (s,d)=(s,p,d‟), MMU lấy STBR cộng với s để truy xuất phần tử thứ s trong bảng phân đọan. Phần tử thứ s của bảng phân đoạn lƣu hai gía trị (segment length, page-table base): segment length là kích thƣớc phân đoạn, page-table base là vị trí lƣu trữ bảng trang tƣơng ứng với phân đoạn s. Nếu segment length <d thì thơng báo “truy xuất địa chỉ khơng hợp lệ” ngƣợc lại phân tích d thành p và d‟ và cộng page-table base với p để truy xuất phần tử thứ p trong bảng phân trang lấy đƣợc giá trị f là số hiệu khung trang chứa trang p. Sau đĩ cộng f với d‟ sẽ cho địa chỉ vật lý tƣơng ứng.
Hình 4.33: cơ chế chuyển đổi địa chỉ trong mơ hình phân đoạn kết hợp phân trang
Hình 4.34: hệ điều hành MULTICS dùng phân đoạn kết hợp phân trang và bộ nhớ kết hợp
Nhận xét:
+ Tất cả các mơ hình tổ chức bộ nhớ trên đây đều cĩ khuynh hƣớng cấp phát cho tiến trình tồn bộ các trang yêu cầu trƣớc khi thật sự xử lý. Vì bộ nhớ vật lý cĩ kích thƣớc rất giới hạn, điều này dẫn đến hai điểm bất tiện sau :
+ Kích thƣớc tiến trình bị giới hạn bởi kích thƣớc của bộ nhớ vật lý. + Khĩ nâng cao mức độ đa chƣơng của hệ thống.