bằng phương pháp giải tích
Từ kết quả tính tốn bằng phương pháp giải tích, dịng cảm ứng xuất hiện trên các Bypass Diode trong khoảng từ < 5m đều mang giá trị lớn hơn dòng dẫn phân cực
thuận tối đa của Bypass Diode (IFmax =20( )A ). Tuy nhiên, trong thực tế Bypass Diode có
khả năng chịu đựng xung dịng có giá trị gấp 3 ~ 5 lần dịng dẫn phân cực thuận tối đa
[25].
Do đó, với khoảng cách 3m ~ 5m thì giá trị dịng cảm ứng lên Bypass Diode có nguy cơ cao gây ngắn mạch và làm cháy Bypass Diode. Đối với khoảng cách < 3m, khả năng xảy
ra ngắn mạch và hư hỏng Bypass Diode là rất cao do dòng cảm ứng là rất lớn (43A ~
211A)
3.3 Tính tốn dịng cảm ứng bằng phương pháp số trường hợp với các dòng sét khác nhau
Sau khi xây dựng mơ hình tấm pin và nguồn sét trên phần mềm Altair Feko, tính tốn
dịng điện cảm ứng và cường độ điện từ trên tấm pin khi xảy ra sét đánh bằng phương
pháp MoM/MLFMM.
3.3.1 Dòng cảm ứng sét qua Bypass Diode
Tương tự như phương pháp giải tích, phương pháp số cho kết quả về dịng cảm ứng
Kết quả tính tốn dịng cảm ứng sét qua Bypass Diode tại các vị trí sét đánh cách 3m, 5m, 10m và 15m. Tính tốn với các dịng sét có biên độ đỉnh khác nhau 25kA, 50kA
và 100kA cụ thể như sau:
Hình 3.16: Kết quả tính tốn dịng cảm ứng sét qua Bypass Diode khi tấm pin cách vị trí sét đánh 3m bằng phương pháp số
Hình 3.17: Kết quả tính tốn dịng cảm ứng sét qua Bypass Diode khi tấm pin cách vị trí sét đánh 5m bằng phương pháp số
Hình 3.18: Kết quả tính tốn dịng cảm ứng sét qua Bypass Diode khi tấm pin cách vị trí sét đánh 7m bằng phương pháp số
Hình 3.19: Kết quả tính tốn dịng cảm ứng sét qua Bypass Diode khi tấm pin cách vị trí sét đánh 10m bằng phương pháp số
Hình 3.20: Kết quả tính tốn dịng cảm ứng sét qua Bypass Diode khi tấm pin cách vị trí sét đánh 15m bằng phương pháp số
Kết quả tính tốn bằng phương pháp số nhìn chung khơng chênh lệch nhiều so với kết quả tính tốn bằng phương pháp giải tích.
3.3.2 Cường độ trường từ và trường điện cảm ứng lên tấm pin
Phương pháp số cho phép tính tốn trên miền khơng gian 3 chiều (Oxyz). Từ đó cho kết quả về cường độ điện trường và cường độ từ trường trên bề mặt tấm pin và trên các vòng dây liên kết chuỗi các tế bào quang điện và Bypass Diode.
Hình 3.22: Kết quả tính tốn cường độ trường điện trên vịng dây tại điểm gần sét đánh nhất khi tấm pin cách vị trí sét đánh 3m bằng phương pháp số
Hình 3.23: Kết quả tính tốn cường độ trường điện và trường từ trên bề mặt tấm pin khi tấm pin cách vị trí sét đánh 3m bằng phương pháp số
Hình 3.24: Kết quả tính tốn cường độ trường từ trên vòng dây tại điểm gần sét đánh nhất khi tấm pin cách vị trí sét đánh 3m bằng phương pháp số
Hình 3.25: Kết quả tính tốn cường độ trường điện trên vòng dây tại điểm gần sét đánh nhất khi tấm pin cách vị trí sét đánh 5m bằng phương pháp số
Hình 3.26: Kết quả tính tốn cường độ trường điện và trường từ trên bề mặt tấm pin khi tấm pin cách vị trí sét đánh 5m bằng phương pháp số
Hình 3.27: Kết quả tính tốn cường độ trường từ trên vòng dây tại điểm gần sét đánh nhất khi tấm pin cách vị trí sét đánh 5m bằng phương pháp số
Hình 3.28: Kết quả tính tốn cường độ trường điện trên vịng dây tại điểm gần sét đánh nhất khi tấm pin cách vị trí sét đánh 7m bằng phương pháp số
Hình 3.29: Kết quả tính tốn cường độ trường điện và trường từ trên bề mặt tấm pin khi tấm pin cách vị trí sét đánh 7m bằng phương pháp số
Hình 3.30: Kết quả tính tốn cường độ trường từ trên vịng dây tại điểm gần sét đánh nhất khi tấm pin cách vị trí sét đánh 7m bằng phương pháp số
Hình 3.31: Kết quả tính tốn cường độ trường điện trên vòng dây tại điểm gần sét đánh nhất khi tấm pin cách vị trí sét đánh 10m bằng phương pháp số
Hình 3.32: Kết quả tính tốn cường độ trường điện và trường từ trên bề mặt tấm pin khi tấm pin cách vị trí sét đánh 10m bằng phương pháp số
Hình 3.33: Kết quả tính tốn cường độ trường từ trên vòng dây tại điểm gần sét đánh nhất khi tấm pin cách vị trí sét đánh 10m bằng phương pháp số
Hình 3.34: Kết quả tính tốn cường độ trường điện trên vịng dây tại điểm gần sét đánh nhất khi tấm pin cách vị trí sét đánh 15m bằng phương pháp số
Hình 3.35: Kết quả tính tốn cường độ trường điện và trường từ trên bề mặt tấm pin khi tấm pin cách vị trí sét đánh 15m bằng phương pháp số
Hình 3.36: Kết quả tính tốn cường độ trường từ trên vòng dây tại điểm gần sét đánh nhất khi tấm pin cách vị trí sét đánh 15m bằng phương pháp số
Tổng hợp kết quả tính tốn của cường độ trường từ và trường điện cảm ứng lên tấm
pin theo bảng sau.
Bảng 3.1: Bảng tổng hợp kết quả tính tốn Vị trí tấm pin so với vị trí sét đánh E-Vịng dây- Max [kV/m] H-Vịng dây- Max [kA/m] E-Bề Mặt - Max [V/m] H-Bề Mặt - Max [mA/m] Dịng sét có biên độ đỉnh là 25kA 3m 14.7402 3.17819 - - 5m 10.5516 0.686019 - - 7m 7.04642 0.800896 - - 10m 4.96847 0.406547 - - 15m 3.29225 0.18183 - - Dịng sét có biên độ đỉnh là 50kA 3m 29.3639 6.33172 - - 5m 26.379 1.36672 - - 7m 14.0382 1.59558 10m 9.89843 0.80994 - -
Vị trí tấm pin so với vị trí sét đánh E-Vịng dây- Max [kV/m] H-Vịng dây- Max [kA/m] E-Bề Mặt - Max [V/m] H-Bề Mặt - Max [mA/m] 15m 6.55897 0.36225 - - Dòng sét có biên độ đỉnh là 100kA 3m 58.1493 12.5403 7.50 192.50 5m 52.7581 2.70685 5.00 82.50 7m 27.8033 3.16013 3.60 50.00 10m 19.6043 1.60413 2.50 25.00 15m 13.0013 0.71746 1.75 11.00
Từ các kết quả tính tốn cho thấy, cường độ điện trường và từ trường tác động lên
vòng dây là rất lớn so với bề mặt của tấm pin. Do thành phần cấu tạo từ kim loại, cộng
thêm ảnh hưởng của khung nhôm tấm pin nên cảm ứng sét lên vòng dây là rất lớn. Đồng thời, kết quả tính tốn cho ta thấy các phần nằm ở rìa của tấm pin (gần khung tấm pin) chịu ảnh hưởng nặng nề hơn so với các phần phía trong.
Nguyên nhân do điện trường và từ trường cảm ứng lên vịng dây rất lớn cũng có thể
gây hư hỏng Bypass Diode.
Do vậy, khi có hiện tượng sét đánh xảy ra khơng chỉ ảnh hưởng lên Bypass Diode mà còn ảnh hưởng trực tiếp đến các tế bào quang điện. Dẫn đến giảm hiệu suất hay hư hại các tế bào quang điện như thí nghiệm [35] và đồng thời gây ngắn mạch các Bypass Diode như sự cố đã được ghi nhận tại NMĐMT Sơn Mỹ 3.1
3.4 Tổng hợp và đánh giá phân tích kết quả
3.4.1 So sánh kết quả tính tốn của 2 phương pháp
Kết quả tính tốn dịng cảm ứng qua Bypass Diode cho 2 phương pháp được tổng hợp theo bảng sau.
Bảng 3.2: Tổng hợp kết quả tính tốn dịng cảm ứng qua Bypass Diode
Vị trí tấm pin so với vị trí sét đánh Kết quả từ phương pháp giải tích (A) (1) Kết quả từ phương pháp số (A) (2) Độ lệch (A) [(1)-(2)] Dịng sét có biên độ đỉnh là 25kA 3m 43.686 53.4984 9.8124 5m 24.143 32.8943 8.7513 7m 15.691 18.5535 2.8625 10m 9.473 9.60381 0.13081 15m 4.888 4.37222 0.51578 Dịng sét có biên độ đỉnh là 50kA 3m 106.659 106.582 0.077 5m 66.156 65.5336 0.6224 7m 33.051 36.9632 3.9122 10m 18.631 19.1332 0.5022 15m 9.587 8.71056 0.87644 Dòng sét có biên độ đỉnh là 100kA 3m 211.664 211.09 0.574 5m 139.174 129.791 9.385 7m 67.889 73.2073 5.3183 10m 37.138 37.8941 0.7561 15m 15.389 17.2514 1.8624
Dựa trên kết quả tính tốn, sử dụng phương pháp giải tích và phương pháp số có độ chênh lệch về kết quả không lớn.
3.4.2 So sánh kết quả tính tốn với thí nghiệm thực tế
Để xác định tính chính xác của mơ hình được xây dựng cần so sánh với kết quả thực tế.
xung dịng chạy dọc trục nhằm mơ phỏng lại dòng sét đi xuống đất. Tấm pin model BYD 310P6C-36 PV được dặt tại vị trí cách bộ tạo xung 1m và cố định trên trục.
Hình 3.37 : Cấu hình thí nghiệm dòng cảm ứng sét lên tấm pin NLMT [33]
Trong đó, dịng xung thí nghiệm có giá trị cực đại 4kA có dạng sóng như hình dưới :
Hình 3.38: Dịng xung trong thí nghiệm dịng cảm ứng sét lên tấm pin NLMT
Hình 3.39: Dịng cảm ứng đo đạc từ thí nghiệm trên các Bypass Diode [33]
Sử dụng phương pháp giải tích và phương pháp số, tính tốn cho trường hợp như thí
nghiệm trên ta được kết quả như sau.
Hình 3.40: Dịng cảm ứng sét tính tốn bằng phương pháp giải tích cho trường hợp thí nghiệm (Dịng sét đỉnh 4kA, khoảng cách 1m)
Hình 3.41: Dịng cảm ứng sét tính tốn bằng phương pháp giải tích cho trường hợp thí nghiệm (Dòng sét đỉnh 4kA, khoảng cách 1m)
Sai số so với kết quả thí nghiệm thực tế của phương pháp giải tích
_1 _ 2 _ 3 20.249 % _ ( 1) 100 ( 1) 100 3.968(%) 19.592 19.001 19.835 3 3 giaitich diode diode diode
I Sai so
I I I
= + + − = + + − =
Sai số so với kết quả thí nghiệm thực tế của phương pháp số
_ _1 _ 2 _ 3 20.2046 % _ ( 1) 100 ( 1) 100 3.741(%) 19.592 19.001 19.835 3 3 pp so
diode diode diode I
Sai so
I I I
= − = − =
+ + + +
Sai số so với kết quả thực nghiệm [33] khá nhỏ (< 5%). Do đó, mơ hình được mơ phỏng cùng với lời giải theo phương pháp giải tích là phù hợp với kết quả từ thí nghiệm thực tế.
Đồng thời, mơ hình sử dụng phương pháp số có độ chính xác cao hơn so với mơ hình tính
tốn bằng phương pháp giải tích.
3.4.3 Đánh giá mức độ ảnh hưởng của dịng sét và kết luận
Sau đó, ta cần xem xét xác suất biên độ cực đại của dòng sét xảy ra trong tự nhiên [32] nhằm đánh giá mức độ tác động cũng như xác suất gây nguy hiểm của dòng sét cảm ứng lên Bypass Diode.
Hình 3.42: Xác suất của dịng sét theo biên độ cực đại [32]
Bảng tóm tắt đánh giá xác suất và mức độ ảnh hưởng của dòng cảm ứng sét lên Bypass
Diode như sau
Bảng 3.3: Tổng hợp kết quả dòng qua Bypass Diode phân loại theo dòng sét và khoảng cách từ tấm pin đến vị trí sét đánh
Dịng sét/Xác suất
Dịng qua Bypass Diode [A] theo khoảng cách đến vị trí sét đánh 3m 5m 7m 10m 15m Phương pháp số 25kA/30% 53.4984 32.8943 18.5535 9.60381 4.37222 50kA/10% 106.582 65.5336 36.9632 19.1332 8.71056 100kA/1% 211.09 129.791 73.2073 37.8941 17.2514 Phương pháp giải tích 25kA/30% 43.686 24.143 15.691 9.473 4.888 50kA/10% 106.66 66.156 33.051 18.631 9.587 100kA/1% 211.66 139.17 67.889 37.138 15.39
*Ghi chú: Mức độ nguy hiểm được biểu thị theo gam màu
Khi khoảng cách từ tấm pin đến vị trí sét đánh lớn hơn 15m, Bypass Diode gần như chịu
ảnh hưởng không đáng kể từ dòng sét cảm ứng do biên độ của dòng sét cảm ứng nhỏ hơn
Đối với khoảng cách từ 10m – 15m, chỉ khi dịng sét có biên độ lớn (>100kA) mới gây
nguy hiểm lên Bypass Diode và các tế bào quang điện. Tuy nhiên, các trường hợp có biên
độ lớn (≥100kA) có xác suất tương đối thấp (≤1%). Do đó, chưa cần có biện pháp bảo vệ
cho các tấm pin nằm trong vùng khoảng cách từ 10m – 15m so với kim thu sét.
Trong khoảng cách từ 7m - 10m, mức độ nguy hiểm của dòng sét cảm ứng lên Bypass
Diode tăng dần. Khi dòng sét rơi vào giá trị ≥50kA với xác suất trung bình vào khoảng ≤10%, dịng cảm ứng sét đã lớn hơn so với dòng phân cực thuận cực đại của Bypass Diode (20A) nhưng trong một số trường hợp Bypass Diode vẫn có thể chịu đựng được (20A ~ 40A) khi xung sét không kéo dài. Đối với xung sét có biên độ lớn (≥100kA), Bypass Diode có khả năng bị hư hỏng cao. Vì vậy, có thể cân nhắc không xem xét biện pháp bảo vệ cho các tấm pin thuộc khu vực trên.
Khi khoảng cách từ tấm pin đến vị trí sét đánh rơi vào khoảng từ 5m - 7m, khi dòng sét rơi vào giá trị ≥50kA với xác suất trung bình vào khoảng ≤ 10% thì dịng sét cảm ứng đã vượt giá trị xung chịu đựng được của Bypass Diode (>40A). Đồng thời, với dịng sét có giá trị ≥ 25kA có xác suất xảy ra cao ≤ 30%, dịng sét cảm ứng đã lớn hơn so với dòng phân cực thuận cực đại của Bypass Diode (20A). Do đó, cần thiết nghiên cứu biện pháp bảo vệ cho Bypass Diode trong dải khoảng cách trên.
Đối với khoảng cách 3m - 5m, xét dịng sét có giá trị ≥ 25kA có xác suất xảy ra cao ≤ 30%
thì dịng sét cảm ứng đã vượt giá trị xung chịu đựng được của Bypass Diode (>40A). Vì
vậy, khả năng xảy ra sự cố đối với Bypass Diode là rất lớn. Đề xuất nghiên cứu biện pháp bảo vệ cho Bypass Diode trong dải khoảng cách trên.
Khơng tính tốn với các trường hợp khoảng cách < 3m do độ cao của kim thu sét ESE
trong trường hợp trên sẽ gây hiện tượng bóng che đối với các tấm pin. Tuy nhiên, trong một số trường hợp tấm pin đặt gần kim thu sét ESE vì lý do tiết kiệm bố trí mặt bằng. Cần xem xét nghiên cứu các giải pháp giảm dòng cảm ứng sét hoặc gia tăng khoảng cách từ tấm pin đến kim thu sét vì dịng cảm ứng sét trong trường hợp trên sẽ rất lớn.
CHƯƠNG 4. ĐỀ XUẤT GIẢI PHÁP 4.1 Đề xuất giải pháp
Từ các kết quả tính tốn tại chương trước cho thấy, khi khoảng cách từ tấm pin đến vị trí
sét đánh nhỏ hơn 7m dòng sét cảm ứng đã có khả năng gây hư hỏng lên các tấm pin
NLMT. Vì vậy, cần thiết phải có giải pháp để giảm thiểu hiện tượng trên hoặc cần có sự thay thế các thiết bị có khả năng chịu dòng lớn.
Luận văn đề xuất giải pháp thay thế Bypass Diode có khả năng chịu dịng xung cao, sau đó tính tốn mơ phỏng nhằm đánh giá hiệu quả của giải pháp.
4.2 Tính tốn và đánh giá ảnh hưởng của giải pháp
Việc thay thế Bypass Diode cần thực hiện hợp lý để đảm bảo không làm giảm hiệu suất của tấm pin NLMT khi có hiện tượng bóng che. Đồng thời, Bypass Diode phải có khả
năng chịu dịng xung lớn và có chi phí thay thế kinh tế.
Bypass Diode được lựa chọn là Diode VSB2045-MB3 của hãng Vishay (Loại Bypass
Diode có khả năng chịu dịng xung cao). Kích thước và vị trí lắp đặt của Bypass Diode được thể hiện như hình dưới.
Hình 4.1: Kích thước và vị trí lắp đặt của Bypass Diode VSB2045-MB3
Thơng số chi tiết của Bypass Diode VSB2045-MB3 được thể hiện chi tiết trong bảng sau
Bảng 4.1: Thông số Bypass Diode VSB2045-MB3 Thông số cực đại ( Nhiệt độ vận hành TA = 25 °C)
Thông số Ký hiệu VSB2045 Đơn vị
Mã ký hiệu trên Diode V2045
Thông số cực đại ( Nhiệt độ vận hành TA = 25 °C)
Dòng phân cực thuận cực đại IF(AV) 20 A Dòng xung cực đại IFSM 250 A
Dải nhiệt độ vận hành TOP -40 to +150 °C
Dải nhiệt độ lưu trữ TSTG -40 to +175 °C
Nhiệt độ đảo chiều dẫn tới hạn TJ (3) ≤ 200 °C
Xem xét đặc tính nhiệt độ - hiệu suất và tổn thất – dòng phân cực thuận của Bypass Diode
VSB2045-MB3 chi tiết như hình sau
Hình 4.2: Đặc tính nhiệt độ - hiệu suất và tổn thất – dòng phân cực thuận của Bypass