D Ôn tập thi cuối kỳ Môn Thiết kế luận lý 1 Trang 4 THIẾT KẾ LUẬN LÝ 1 Chứng minh a X’Y’ + X’Y + X Y = X’ + Y b A’B + B’C’ + AB + B’C = 1 c Y + X’Z + XY’ = X + Y + Z d X’Y’ + Y’Z + XZ + XY + YZ’ =[.]
Ôn tập thi cuối kỳ - Môn Thiết kế luận lý Trang THIẾT KẾ LUẬN LÝ Câu Chứng minh: a X’Y’ + X’Y + X Y = X’ + Y b A’B + B’C’ + AB + B’C = c Y + X’Z + XY’ = X + Y + Z d X’Y’ + Y’Z + XZ + XY + YZ’ = X’Y’ + XZ + YZ’ e X’Y + Y’Z + XZ’ = XY’ + YZ’ + X’Z f AB’ + A’C’D’ + A’B’D + A’B’CD’ = B’ + A’C’D’ g XZ + WY’Z’ + W’YZ’ + WX’Z’ = XZ + WY’Z’ + WXY’ + W’XY + X’YZ’ e CD + AB’ + AC + A’C’ + A’B + C’D’ = (A’ + B’ + C + D’)(A + B + C’ + D) Câu Rút gọn biểu thức sau: a ABC + ABC’ + A’B b (A + B)’ (A’ + B’) c A’BC + AC d BC + B(AD + AD’) e (A + B’ + AB’)(AB + A’C + BC) f X’Y’ + XYZ + X’Y g X + Y(Z + (Y + Z)’) h W’X(Z’ +Y’Z) + X(W + W’YZ) i (AB + A’B’)(C’D’ + CD) + (AC)’ Ôn tập thi cuối kỳ - Môn Thiết kế luận lý Trang Câu Cho mạch sau, anh chị điền đầy đủ vào thực trị bên dưới.(0.5đ) A C B 74LS32 C 0 0 1 1 74LS08 B 0 1 0 1 Z A 1 1 Z Câu Cho sơ đồ mạch sau, điền đầy đủ vào bảng thực trị cho bên (0.5đ) Set Q CLK Qn Clear Set 0 1 Clear 1 CLK Q Câu Cho sơ đồ mạch sau, điền đầy đủ vào bảng thực trị cho bên (0.5đ) (cho biết CLK tích cực cạnh lên hay cạnh xuống cách vẽ mũi tên lên hay xuống) SET 74LS04 NOT CLK CLEAR 74LS32 OR 74LS04 NOT 74LS02 NOR 74LS02 NOR 74LS02 NOR 74LS02 NOR Q Ôn tập thi cuối kỳ - Môn Thiết kế luận lý Set 0 1 Clear 1 CLK Trang Q Câu Dùng JKFF thiết kế đếm đồng sau: 0000 -> 0010 -> 0101->0110->1000 >1010 ->1111 ->0000 Các trạng thái lại quay trạng thái 000 có xung clock Câu Ban đầu cho DCBA = 0000 a Xác định giá trị DCBA có 15 xung clock: DCBA = 1111 b Xác định giá trị DCBA có 100 xung clock: DCBA = .0100 c Xác định giá trị DCBA có 256 xung clock: DCBA = 0000 d Xác định giá trị DCBA có 1000 xung clock: DCBA = 1000 Câu Tín hiệu clock xung vng 8Mhz a Tần số tín hiệu D = 0.5 b Duty cycle tín hiệu D = 50% c Tần số tín hiệu C = d Bộ đếm MOD bao nhiêu? 16 Nếu tín hiệu clock có tần số 8Mhz, Duty cycle 20% e Tần số tín hiệu D = 8/(5^4) f Duty cycle tín hiệu D = 60% Ơn tập thi cuối kỳ - Mơn Thiết kế luận lý Trang Câu Thiết kế mạch điều khiển dây chuyền đếm sản phẩm Mỗi có sản phẩm qua cảm biến hồng ngoại cho tín hiệu cảm biến X = đếm đếm lên đơn vị Khi đếm đếm đủ 10 sản phẩm xuất tín hiệu Z = , sau đếm đếm lại từ đầu Câu 10 Cho mạch sau Cho CBA = 000, xác định chuỗi trạng thái đếm 000100->011->010->001->000->100 Câu 11 Cho mạch sau Ban đầu cho DCBA = 0000, xác định trạng thái đếm Ôn tập thi cuối kỳ - Môn Thiết kế luận lý Trang Câu 12 thiết kế mạch tổ hợp tổ hợp hình (chỉ vẽ mạch) Ngõ nhập X1, X0, Y1, Y0 C Ngõ xuất.: M, N Yêu cầu: LED N sáng C=0 ( X1X0 = Y1Y0 hay X1X0 = Y0Y1) LED M sáng C=1 ( X1 khác Y1 X0 khác Y0 hay X1#Y0 X0#Y1) Câu 13 Dùng JK-FF thiết kế đếm đồng sau: 00 -> 10 -> 11->01->00 74LS73 J CP K R Q _ Q Câu 14 D CP Câu 15 74LS73 J CP K R Q _ Q Dùng D-FF thiết kế đếm đồng sau: 00 -> 10 -> 11->01->00 S R Q _ Q D CP S R Q _ Q Sử dụng JK-FF để thiết kế đếm lên bất đồng MOD Ơn tập thi cuối kỳ - Mơn Thiết kế luận lý 74LS73 J CP K Câu 16 D CP S R 74LS73 Q _ Q R Trang J CP K 74LS73 Q _ Q R J CP K R Q _ Q Sử dụng D-FF để thiết kế đếm xuống bất đồng MOD Q _ Q S D CP R Q _ Q D CP S R Q _ Q Câu 17 Cho đếm bất đồng sau: 74LS73 CLK V3 5V +V J CP K R Q _ Q A 74LS73 J CP K R Q _ Q B 74LS73 J CP K R Q _ Q C U14A Đây đếm Mod bao nhiêu? Trong tín hiệu ngõ A, B, C, D, tín hiệu bị xung gai? Cho biết tần số tín hiệu xung B lần xung CLK? Cho biết tần số tín hiệu xung D lần xung CLK? Câu 18 Cho đếm bất đồng sau: 74LS73 J CP K R Q _ Q D Ôn tập thi cuối kỳ - Môn Thiết kế luận lý Trang U14B CLK D CP V4 5V +V S R Q _ Q A D CP S R Q _ Q B D CP S R Q _ Q C D CP S R Q _ Q D Đây đếm Mod bao nhiêu? Trong tín hiệu ngõ A, B, C, D, tín hiệu bị xung gai? Cho biết tần số tín hiệu xung B lần xung CLK? Cho biết tần số tín hiệu xung D lần xung CLK? Câu 19 Sử dụng IC 74LS293 thiết kế mạch chia tần số 30 Câu 20 Tối giản hàm sau: (4 đ) Cho biết thứ tự trọng số cao – thấp: D, C, B, A F1 = ∑ (0, 1, 3, 7, 9, 10, 11, 13) F2 = ∑ (0, 1, 3, 4, 8, 9, 10, 13, 14) F3 = ∑ (0, 1, 3, 4, 5, 6, 7, 8, 9, 11,12) F4 = ∑ (0, 1, 2, 3, 4, 5, 6, 8) + ∑d (7, 12, 13) Ôn tập thi cuối kỳ - Môn Thiết kế luận lý Trang F1 =………………………………… F2 =…………………………………… ……………………………………… ………………………………………… F3 =………………………………… F4 =…………………………………… ……………………………………… ………………………………………… Câu 21 Người ta thiết kế phòng họp có cửa vào A, B, C Tại cửa có cơng tắc trạng thái ON, OFF Hãy thiết kế hàm đại số luận lý (F) đèn phịng họp theo cơng tắc A, B, C cho người ta bật tắt đèn cửa phòng họp (1đ) F= ………………………………………………………………………………… …… Câu 22 Hãy thiết kế mạch luận lý Multiplexer ngõ nhập A, B tín hiệu Selector (S) ngõ F cho F = A S = F = B S = (1đ) Câu 23 Sử dụng IC 74293 thiết kế đếm bất đồng MOD 30