Thông tin tài liệu
Thi ế t k ế m ạ ch logic s ố Ph ầ n I: C ơ s ở lý thuy ế t
Chương I: Giới thiệu các cổng logic cơ bản
I. Hàm logic VÀ (AND), HOẶC (OR), ĐẢO (NOT)
1. Cổng logic
Gọi A là biến số nhị phân có mức logic là 0 hoặc 1, và Y là một biến số nhị phân tuỳ
thuộc vào A: Y= f(A).
Trong trường hợp này có hai khả năng xảy ra:
- Y= A, A= 0 thì Y= 0
hay A= 1 thì Y= 1
- Y= A ⇒ A= 0 thì Y= 1
hay A= 1 thì Y= 0
Khi Y tuỳ thuộc vào hai biến số nhị phân A, B
⇒ Y= f(A, B)
Vì biến số A, B chỉ có thể là 0 hay 1 nên A và B chỉ có thể tạo ra 4 tổ hợp khác nhau là:
A B
0 0
0 1
1 0
1 1
Bảng liệt kê tất cả các tổ hợp khả dĩ của các biến số và hàm số tương ứng gọi là bảng
chân lý. Khi có ba hay nhiều biến số (A, B, C), số lượng hàm số khả dĩ tăng nhanh.
Mạch điện tử thực hiện quan hệ logic:
Y= f(A) hay Y= f(A, B).
gọi là mạch logic, trong đó các biến số A, B … là các đầu vào và hàm số Y là các đầu ra. Một
mạch logic diễn tả quan hệ giữa các đầu vào và đầu ra, nghĩa là thực hiện được một hàm logic.
Do đó có bao nhiêu hàm số logic thì có bấy nhiêu mạch logic.
Lưu ý rằng khi biểu diễn mối quan hệ toán học ta gọi là hàm số logic còn khi biểu diễn
mối quan hệ về mạch tín hiệu ta gọi là cổng logic.
2. Cổng logic VÀ (AND)
Hàm logic VÀ đựoc định nghĩa theo bảng sự thật sau:
A B Y
0 0 0
0 1 0
1 0 0
1 1 1
Ký hiệu cổng VÀ (AND)
Ký hiệu toán học của hàm số VÀ là: Y= A.B
3. Cổng logic HOẶC (OR)
Hàm số HOẶC của hai biến số A, B được định nghĩa ở bảng sự thật sau:
1
A
B
Y=A.B
Mạch
A
B
Y
Thi ế t k ế m ạ ch logic s ố Ph ầ n I: C ơ s ở lý thuy ế t
A B Y
0 0 0
0 1 1
1 0 1
1 1 1
Ký hiệu cổng HOẶC (OR)
Đầu ra Y là 1 khi có ít nhất một biến số là 1, do đó chỉ bằng 0 ở trường hợp khi cả hai
biến số bằng 0.
Ký hiệu toán học của cổng HOẶC là:
Y= A+ B
4. Cổng logic ĐẢO (NOT)
Hàm VÀ và hàm HOẶC tác động lên hai hay nhiều biến số trong khi đó, hàm ĐẢO
có thể xem như chỉ có thể tác động lên một biến số.
Bảng sự thật:
A Y
0 1
1 0
Ký hiệu hàm ĐẢO (NOT)
Hàm ĐẢO có tác động phủ định.
II. Cổng logic KHÔNG- VÀ (NAND), KHÔNG- HOẶC (NOR)
1. Cổng logic NAND
Xét trường hợp có hai biến số A, B đầu ra ở cổng Và Y= A.B nên đầu ra ở cổng
Không là đảo của Y: Y= A.B
Về hoạt động của cổng NAND thì từ các tổ hợp của A, B ta lập bảng trạng thái rồi lấy
đảo để có Y đảo. Tuy nhiên có thể trực tiếp bằng cách lập bảng sự thật sau:
A B Y
0 0 1
0 1 1
1 0 1
1 1 0
Ký hiệu cổng NAND
2. Cổng NOR
Xét trường hợp hai đầu vào là A, B. Đầu ra cổng NOR là: Y= A+ B
nên đầu ra cổng đảo là: Y= A+ B
Bảng sự thật:
2
A
Y = A
A
B
Y
A
B
Y
Thi ế t k ế m ạ ch logic s ố Ph ầ n I: C ơ s ở lý thuy ế t
A B Y
0 0 1
0 1 0
1 0 0
1 1 0
III. Hàm logic khác dấu (XOR) và hàm logic đồng dấu (XNOR)
1. Cổng logic XOR
Y= A⊕ B
Bảng chân lý:
A B Y
0 0 0
0 1 1
1 0 1
1 1 0
Ký hiệu cổng XOR
2. Cổng logic XNOR
Y= A⊕ B
Bảng chân lý:
A B Y
0 0 1
0 1 0
1 0 0
1 1 1
Ký hiệu cổng XNOR
IV. Biến đổi các hàm quan hệ ra hàm logic NAND, NOR
Mối liên hệ cơ bản giữa ba cổng AND, OR, NOT không những có thể thay bằng
các cổng NAND mà còn có thể biến thành cổng NOR với cùng một chức năng logic, việc
làm này thường được áp dụng khi thực hiện các mạch logic. Trong thực tế, vì toàn bộ sơ
đồ nếu được kết hợp cùng một loại cổng duy nhất thì sẽ giảm được số lượng vi mạch cần
thiết. Quá trình biến đổi này dựa trên một nguyên tắc được trình bày như sau:
- Cổng NOT được thay bằng cổng NAND và cổng NOR.
+ Dựa vào bảng sự thật của cổng NAND suy ra trường hợp là khi cả A, B
đồng thời bằng 0 thì Y= 1, và khi A=1, B= 1 thì Y= 0.
Sơ đồ minh họa:
+ Dựa vào bảng sự thật của cổng NOR suy ra:
A= 0, B= 0 ⇒ Y= 1
3
A
B
Y
A
B
Y
A = B
Y
A
Y
B
Ký kiệu cổng NOR
Thi ế t k ế m ạ ch logic s ố Ph ầ n I: C ơ s ở lý thuy ế t
A= 1, B= 1
Sơ đồ minh hoạ:
- Cổng AND được thay thế bằng cổng NAND và cổng NOR. Tương tự như các
trường hợp trên, dựa vào bảng sự thật:
+ Đầu ra của cổng AND: Y= A. B, còn cổn NAND: Y'= A. B ⇒ Y'= Y
Sơ đồ minh họa:
+ Đầu ra của cổng NOR: Y'= A+ B.
Ta có Y= A. B = A+ B
Sơ đồ minh họa:
- Cổng OR được thay bằng cổng NAND và cổng NOR.
+ Biểu thức cổng OR: Y= A+ B
Ta có: Y= A+ B = A. B
Sơ đồ minh họa:
+ Y= A+ B = A+ B
4
A = B
Y
A
B
Y
A
B
Y
Y
A
B
A
B
Y
Thi ế t k ế m ạ ch logic s ố Ph ầ n I: C ơ s ở lý thuy ế t
chương II: mạch logic tổ hợp
I. Đặc điểm cơ bản của mạch tổ hợp
Trong mạch số, mạch tổ hợp là mạch mà trị số ổn đinh của tín hiệu ra ở thời điểm bất
kỳ chỉ phụ thuộc vào tổ hợp các giá trị tín hiệu đầu vào ở thời điểm trước đó. Trong mạch tổ
hợp, trạng thái mạch điện trước thời điểm xét – trước khi có tín hiệu đầu vào – không ảnh
hưởng đến tín hiệu đầu ra. Đặc điểm cấu trúc mạch tổ hợp là được cấu trúc từ các cổng logic.
II. Phương pháp biểu diễn và phân tích chức năng logic
1. Phương pháp biểu diễn chức năng logic
Các phương pháp thường dùng để biểu diễn chức năng logic của mạch tổ hợp là hàm
số logic, bảng chân lý, sơ đồ logic, bảng Karnaugh, cũng có thể biểu diễn bằng đồ thị thời gian
dạng sóng.
Đối với vi mạch cỡ nhỏ (SSI) thường biểu diễn bằng hàm logic. Đối với cỡ vừa,
thường biểu diễn bằng bảng chân lý, hay là bảng chức năng. Bảng chức năng dùng hình thức
liệt kê, với mức logic cao (H) và mức logic thấp (L), để mô tả quan hệ logic giữa tín hiệu đầu ra
với tín hiệu đầu vào của mạch điện đang xét. Chỉ cần thay giá trị logic cho trạng thái trong bảng
chức năng thì ta có bảng chân lý tương ứng.
Như hình II.II.1 cho thấy, thường có nhiều tín hiệu đầu vào và nhiều tín hiệu đầu ra.
Một cách tổng quát, hàm logic của tín hiệu đầu ra có thể viết dưới dạng:
Z
1
= f
1
(x
1
, x
2
, …, x
n
)
Z
2
= f
2
(x
1
, x
2
, …, x
n
)
…
Z
m
= f
m
(x
1
, x
2
, …, x
n
)
Cũng có thể viết dưới dạng đại lượng vectơ như sau:
Z= F(X)
2. Phương pháp phân tích chức năng logic
Các bước phân tích, bắt đầu từ sơ đồ mạch logic đã cho, để cuối cùng tìm ra hàm logic
hoặc bảng chân lý.
+ Viết biểu thức: tuần tự từ đầu vào đến đầu ra ( hoặc cũng có thể ngược lại), viết ra
biểu thức hàm logic của tín hiệu đầu ra.
+ Rút gọn: khi cần thiết thì rút gọn đến tối thiểu biểu thức ở trên bằng phương pháp đại
số hay phương pháp hình vẽ.
5
Z
1
Z
2
.
.
Z
m
Mạch tổ hợp
X
1
X
2
.
.
X
n
Hình II.II.1 - Sơ đồ khối mạch tổ
hợp
Thi ế t k ế m ạ ch logic s ố Ph ầ n I: C ơ s ở lý thuy ế t
+ Vẽ bảng sự thật: khi cần thiết thì tìm ra bảng sự thật bằng cách tiến hành tính toán các
giá trị hàm logic tín hiệu đầu ra tương ứng với tổ hợp có thể của các giá trị tín hiệu đầu vào.
III. Phương pháp thiết kế logic mạch tổ hợp
Phương pháp thiết kế logic là các bước cơ bản tìm ra sơ đồ mạch điện logic từ yêu cầu
và nhiệm logic đã cho.
Hình II.III.1 là quá trình thiết kế nói chung của mạch tổ hợp, trong đó bao gồm bốn
bước chính:
1. Phân tích yêu cầu:
Yêu cầu nhiệm vụ của vấn đề logic thực có thể là một đoạn văn, cũng có thể là bài
toán logic cụ thể. Nhiệm vụ phân tích là xác định cái nào là biến số đầu vào, cái nào là hàm số
đầu ra và mối quan hệ logic giữa chúng với nhau. Muốn phân tích đúng thì phải tìm hiểu xem
xét một cách sâu sắc yêu cầu thiết kế, đó là một việc khó nhưng quan trọng trong vấn đề thiết
kế.
2. Vẽ bảng chân lý:
Nói chung, đầu tiên chúng ta liệt kê thành bảng về quan hệ tương ứng nhau giữa trạng
thái tín hiệu đầu vào với trạng thái hàm số đầu ra. Đó là bảng kê yêu cầu chức năng logic. gọi
tắt là bảng chức năng. Tiếp theo, ta thay giá trị logic cho trạng thái, tức là dùng các số 0 và 1
biểu diễn các trạng thái tương ứng của đầu vào và đầu ra. Kết quả, ta có bảng giá trị thức logic,
gọi tắt là bảng chân lý. Đó chính là hình thức đại số của yêu cầu thiết kế. Cấn lưu ý rằng từ một
bảng chức năng có thể được bảng sự thật khác nhau nếu thay giá trị logic khác nhau (tức là quan
hệ logic giữa đầu ra với đầu vào cũng phụ thuộc việc thay giá trị).
3. Tiến hành tối thiểu hoá:
Nếu biến số ít (dưới 6 biến), thì thườn dùng phương pháp bảng Karnaugh. Còn nếu
biến số tương đối nhiều thì dùng phương pháp đại số.
Phương pháp Karnaugh:
Việc sắp xếp các biến trên bảng mintec sao cho các ô đứng cạnh nhau được biểu diễn
bằng bộ giá trị chỉ cách nhau 1 bit. Cơ sở của phương pháp Karnaugh dựa trên tính chất nuốt
của hàm số logic, nghĩa là:
A. B + A. B = A( B + B ) = A. 1 = A
6
Vấn đề
logic thực
Bảng
chân lý
Bảng
Karnaugh
Tối thiểu
hoá
Biểu
thức tối
thiểu
Sơ đồ
logic
Biểu thức
logic
Tối thiểu
hoá
Hình II.III.1 – Các bước thiết kế mạch
logic tổ hợp
Thi ế t k ế m ạ ch logic s ố Ph ầ n I: C ơ s ở lý thuy ế t
Chương III: mạch đếm
I. Đại cương về mạch đếm
Mạch đếm (hay đầy đủ hơn là mạch đếm xung) là một hệ logic dãy được tạo thành từ
sự kết hợp của các Flip – Flop. Mạch có một đầu vào cho xung đếm và nhiều đầu ra. Những
đầu ra thường là các đầu ra Q của các FF. Vì Q chỉ có thể có hai trạng thái là 1 và 0 cho nên sự
sắp xếp các đầu ra này cho phép ta biểu diễn kết quả dưới dạng một số hệ hai có số bit bằng số
FF dùng trong mạch đếm.
Trên hình III.II.1 là dạng tổng quát của một mạch đếm dùng bốn FF. Mỗi lần có xung
nhịp đưa vào, các FF sẽ đổi trạng thái cho những số hệ 2 khác nhau, như: 1101 (Q
A
=1, Q
B
= 0,
Q
C
= 1, Q
D
= 1), 0110, 1000, v.v…
Điều kiện cơ bản để một mạch được gọi là mạch đếm là nó có các trạng thái khác
nhau mỗi khi có xung nhịp vào. Ta thấy rằng mạch như hình trên là thoả mãn được điều kiện
này. Nhưng vì số FF xác định nên số trạng thái khác nhau tối đa của mạch bị giới hạn, nói cách
khác, số xung đếm được bị giới hạn. Số xung tối đa đếm được gọi là dung lượng của mạch đếm.
Nếu cứ tiếp tục kích xung khi đã tới giới hạn thì mạch sẽ trở về trạng thái ban đầu (chẳng hạn
là: 0000), tức là mạch có tính chất tuần hoàn.
Có nhiều phương pháp kết hợp các FF cho nên có rất nhiều loại mạch đếm. Tuy nhiên
chúng ta có thể sắp xếp chúng vào ba loại mạch chính là: mạch đếm hệ 2, mạch đếm BCD,
mạch đếm modul M.
+ Mạch đếm hệ 2: là loại mạch đếm trong đó các trạng thái của mạch được trình bày
dưới dạng số hệ 2 tự nhiên. Một mạch đếm hệ 2 sử dụng n FF sẽ có dung lượng đếm là 2
n
.
+ Mạch đếm BCD: thường dùng 4 FF, nhưng chỉ cho 10 trạng thái khác nhau để biểu
diễn các số hệ 10 từ 0 đến 9. Trạng thái của mạch được trình bày dưới dạng mã BCD như BCD
8421 hoặc BCD 2421, v.v…
+ Mạch đếm modul M: có dung lượng là M với M là số nguyên dương bất kỳ. Vì thế
mạch đếm loại này có rất nhiều dạng khác nhau. Mạch thường dùng cổng logic với FF và các
kiểu hồi tiếp đặc biệt để có thể trình bày kết quả dưới dạng số hệ 2 hay dưới dạng mã nào đó.
Về chức năng của mạch đếm, người ta phân biệt:
+ Các mạch đếm lên (Up Counter), hay còn gọi là mạch đếm cộng, mạch đếm thuận.
7
A B C D
Q
A
Q
B
Q
C
Q
D
Xung
đếm
Hình III.I.1 – Dạng tổng quát của mạch đếm dùng
bốn FF
Thi ế t k ế m ạ ch logic s ố Ph ầ n I: C ơ s ở lý thuy ế t
+ Các mạch đếm xuống (Down Counter), hay còn gọi là mạch đếm trừ, mạch đếm
ngược.
+ Các mạch đếm lên – xuống (Up – Down Counter), hay còn gọi là mạch đếm hỗn
hợp, mạch đếm thuận nghịch.
+ Các mạch đếm vòng (Ring Counter)
Về phương pháp đưa xung nhịp vào mạch đếm, người ta phân ra:
+ Phương pháp đồng bộ: trong phương pháp này, xung nhịp được đưa đến các FF
cùng một lúc.
+ Phương pháp không đồng bộ: trong phương pháp này, xung nhịp chỉ đưa đến một
FF, rồi các FF tự kích lẫn nhau.
Một tham số quan trọng của mạch đếm là tốc độ tác động của mạch đếm. Tốc độ này
được xác định thông qua hai tham số khác là:
+ Tần số cực đại của dãy xung mà bộ đếm có thể đếm được.
+ Khoảng thời gian thiết lập của mạch đếm tức là khoảng thời gian từ khi đưa xung
đếm vào mạch cho đến khi thiết lập xong trạng thái trong của bộ đếm tương ứng với xung đầu
vào.
Các FF thường dùng trong mạch đếm là loại RST và JK dưới dạng bộ phận rời hay
dạng tích hợp.
Như trên ta đã biết là có nhiều loại bộ đếm, nhưng ở đây ta chỉ xét đến bộ đếm hệ 2.
II. Mạch đếm hệ 2
Mạch đếm loại này có dung lượng lớn nhất trong các loại mạch đếm và lại tương đối
đơn giản.
1. Mạch đếm hệ 2 kích thích không đồng bộ
Hình III.II.1 biểu diễn cách nối 3 FF trong một mạch đếm hệ 2 kích thích không đồng
bộ. Các FF sử dụng loại FF T. Xung đếm được đưa vào đầu T của FF đầu tiên, các FF còn lại
được kích thích bằng tín hiệu lấy ra từ đầu Q của FF trước nó. Các FF đều chạy bằng sườn sau
của xung.
8
Q
T
FF A
Q
T
FF B
Q
T
FF C
Xung
đếm
A
B C
Hình III.II.1 – Sơ đồ mạch đếm hệ 2 kích thích không
đồng bộ
Thi ế t k ế m ạ ch logic s ố Ph ầ n I: C ơ s ở lý thuy ế t
Tín hiệu tại các đầu ra của các FF được biểu diễn trên hình III.II.2:
- Mỗi trạng thái là một số hệ
2 tự nhiên tương ứng với số lần kích
thích.
- B hay C đổi mức logic khi
FF đứng trước nó chuyển từ mức 1
xuống 0.
- Mạch đếm được 8 xung
(8= 2
3
, với 3 là số FF) và tự động trả
về trạng thái khởi đầu 000.
- Đây là mạch đếm lên vì kết
quả dưới dạng hệ 2 tăng dần theo số
xung đếm.
2. Mạch đếm hệ 2 kích thích đồng bộ
Người ta đưa xung đếm đến các FF cùng một lúc. Trong trường hợp này, cần phải có
mạch ngoài để kiểm soát trạng thái của các FF để tạo thành mạch đếm.
Qua bảng trạng thái logic bộ đếm hệ 2 ở trên ta thấy, B chỉ đổi trạng thái khi có
xung đếm và A đã lên 1, tương tự như vậy, C chỉ đổi trạng thái khi có xung đếm và A, B đã lên
1. Ta có thể dung thêm các mạch AND để thực hiện việc đó. Trên hình III.II.3.a là sơ đồ của
một mạch đếm lên hệ 2 kích thích đồng bộ và trên hình III.II.3.b là dạng sóng tương ứng.
9
1
0
1
0
1
0
1
0
1 2 3 4 5 6 7 8
CLK
A
B
C
Hình III.II.2 – Giản đồ xung
đếm
Số xung
A B C
0
1
2
3
4
5
6
7
8
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0 0 0
Bảng trạng thái
logic
Thi ế t k ế m ạ ch logic s ố Ph ầ n I: C ơ s ở lý thuy ế t
10
Hình III.II.3 – Mạch đếm hệ 2 kích thích
đồng bộ
Xung
đếm
A
1
Q
T
FF A
Q
T
FF B
Q
T
FF C
B C
2
(a)
1
0
1 2 3 4 5 6 7 8
CLK
A
AND1
B
AND2
C
1
0
1
0
1
0
1
0
1
0
(b)
[...]... dùng cổng CMOS: Sơ đồ của mạch được biểu + Các diode bảo vệ đầu vào là lý diễn như trên hình V.1 Giả thiết tưởng, nghĩa là các diode này cắt ở rằng: 0V bỏ qua trở kháng đầu ra của các + Đặc tính vào-ra của cổng cổng và khi chúng dẫn thì điện áp CMOS được cho như hình V.2 13 Thiết kế mạch logic số Ph ần I: Cơ sở lý thuyết rơi trên chúng là có thể bỏ qua được + Trở kháng đầu ra của các cổng bằng 0 Với các. .. rẻ hơn CHƯƠNG VII: CỔNG SONG SONG CỦA MÁY VI TÍNH Cổng song song hay là cổng LPT do công ty Centronics thiết kế ra nhằm mục đích nối máy tính PC với máy in Về sau, cổng song song đã được phát triển thành một tiêu chuẩn không chính thức 1 Đặc điểm của cổng song song: - Các bit dữ liệu được truyền song song - Giao diện song song sử dụng các mức logic TTL - Khoảng cách cực đại giữa cổng song song máy... 17 Select Input 18 - 25 Ground Chức năng của các đường dẫn tín hiệu Với một mức thấp ở chân này, máy tính thông báo cho máy in biết là có một byte sẵn sàng trên các đường dẫn tín hiệu để được truyền Đường dẫn dữ liệu Đường dẫn dữ liệu Đường dẫn dữ liệu Đường dẫn dữ liệu Đường dẫn dữ liệu Đường dẫn dữ liệu Đường dẫn dữ liệu Đường dẫn dữ liệu Với một mức logic thấp ở chân này, máy in thông báo cho máy... Error, chân 15 Thanh ghi trạng các thanh ghi Tuy nhiên, hầu thái hết các máy tính hiện nay đều chỉ có một cổng song song 7 Khi thiết kế phần cứng, các thanh ghi đều được đánh địa chỉ để quản lý, chúng được đánh liên tiếp nhau, trong đó, địa chỉ của thanh ghi dữ liệu là địa chỉ cơ bản, hai địa chỉ còn lại được tính theo địa chỉ cơ bản đó Hệ điều hành DOS dự tính đến bốn cổng song song và đặt tên là:... Hình V.2 - Đặc tính vào ra lý tưởng của cổng CMOS U1i R Một cách tổng quát ta có: T = T1 + T2 = RC ln [USS / (USS – UT) + USS / UT] C và nếu T1 = T2 thì T = 1,4.RC chương VI: Bộ nhớ Hình V.1 – Mạch đa hài tự dao động dùng cổng CMOS 14 Thiết kế mạch logic số Ph ần I: Cơ sở lý thuyết Bộ nhớ là thiết bị dùng để lưu trữ thông tin, tạm thời hoặc lâu dài, như các con số trong các phép toán của quá trình... các chân ổ cắm và các thanh ghi bên trong của cổng song song 25 20 Bảng II.2.2 – Các địa chỉ thanh ghi của cổng song song trên máy tính PC Cổng song song LPT 1 LPT 2 LPT 3 LPT 4 Địa chỉ thanh ghi dữ liệu 3BCh 378h 278h 2BCh Địa chỉ thanh ghi trạng thái 3BDh 379h 279h 2BDh Địa chỉ thanh ghi điều khiển 3BEh 37Ah 27Ah 2BEh 3 Lập trình bằng ngôn ngữ C cho cổng song song Thực chất của việc trao đổi dữ liệu. .. in được lựa chọn bởi máy tính Nối đất ( 0V) Các đường dẫn của cổng song song được nối với ba thanh ghi 8 bit khác nhau để người dùng có thể truy cập vào chúng bằng phần mềm: 19 Thiết kế mạch logic số Ph ần I: Cơ sở lý thuyết - Thanh ghi dữ liệu - Thanh ghi điều khiển - Thanh ghi trạng thái Trên hình II.2.2, tám đường dữ liệu D0 ÷ D7 dẫn tới thanh ghi dữ liệu; bốn đường điều khiển là Strobe, Auto Linefeed,... logic 0, bit nhớ không có diode mang giá trị logic 1 Nội dung các ô nhớ của ROM này được thể hiện như bảng dưới đây: Địa chỉ A1 A0 0 0 0 1 1 0 1 0 D0 0 0 1 0 D1 1 0 1 0 D2 0 1 1 0 Đầu ra dữ liệu D3 D4 1 0 0 1 1 0 1 0 D5 1 0 0 0 D6 0 1 0 0 D7 1 0 0 1 16 Thiết kế mạch logic số Ph ần I: Cơ sở lý thuyết +VCC 00 A0 01 Giải mã 10 A1 11 D0 D7 D1 D2 D3 D4 D5 D6 Dữ liệu ra Hình VI.2.1 – Cấu trúc bên trong bộ... đồ biểu diễn một IC ROM với các đường tín hiệu sau: + Các tín hiệu địa chỉ: A0 ÷ Ai + Các tín hiệu dữ liệu D0 ÷ Dk + Tín hiệu chọn chip: CS + Tín hiệu cho phép đọc: OE Bộ nhớ chỉ đọc còn có các loại khác như: EPROM, EAROM, EEPROM, FLASH MEMORY + EPROM (Erasable Programable ROM) là bộ nhớ ROM có thể lập trình xoá được bằng tia cực tím 17 Thiết kế mạch logic số Ph ần I: Cơ sở lý thuyết + EAROM (Electrically... giữa máy tính với các thiết bị ngoại vi bên ngoài thông qua cổng song song bằng phần mềm chính là việc đọc và ghi dữ liệu lên các thanh ghi của cổng song song Ở đây ta xét các lệnh như trên của ngôn ngữ lập trình C: - Lệnh xuất ra dữ liệu: outportb(địa chỉ thanh ghi, giá trị) - Lệnh nhận dữ liệu vào: x=inportb(địa chỉ thanh ghi) //x là biến chứa giá trị nhận vào Để thực hiện được các lệnh trên phải . m ạ ch logic s ố Ph ầ n I: C ơ s ở lý thuy ế t
Chương I: Giới thiệu các cổng logic cơ bản
I. Hàm logic VÀ (AND), HOẶC (OR), ĐẢO (NOT)
1. Cổng logic
. Hàm logic khác dấu (XOR) và hàm logic đồng dấu (XNOR)
1. Cổng logic XOR
Y= A⊕ B
Bảng chân lý:
A B Y
0 0 0
0 1 1
1 0 1
1 1 0
Ký hiệu cổng XOR
2. Cổng logic
Ngày đăng: 25/01/2014, 10:20
Xem thêm: Tài liệu Cơ sở lý thuyết: Giới thiệu các cổng logic cơ bản pptx, Tài liệu Cơ sở lý thuyết: Giới thiệu các cổng logic cơ bản pptx, Chương I: Giới thiệu các cổng logic cơ bản, chương II: mạch logic tổ hợp, Chức năng của các đường dẫn tín hiệu